Τµήµα Ηλεκτρολόγων Μηχανικών Εργαστήριο Ενσύρµατης Τηλεπικοινωνίας ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ Μάθηµα 4: Συνδυαστική Λογική ιδάσκων: Καθηγητής Ν. Φακωτάκης
4.1 Συνδυαστικά κυκλώµατα Λογικά κυκλώµατα για ψηφιακό σύστηµα Συνδυαστικά κυκλώµατα Οι έξοδοι είναι συναρτήσεις των τρέχωντων εισόδων Ακολουθιακά κυκλώµατα Περιέχουν στοιχεία µνήµης Οι έξοδοι είναι συνάρτηση των τρέχωντων εισόδων και της κατάστασης των στοιχείων µνήµης Οι έξοδοι εξαρτώνται από παλιές εισόδους
Ένα συνδυαστικό κύκλωµα 2 n πιθανοί συνδυασµοί µεταβλητών εισόδου n μεταβλητές εισόδου Συνδυαστικό Λογικό Κύκλωμα m μεταβλητές εξόδου Σηµαντικές συναρτήσεις Αθροιστές, αφαιρέτες, συγκριτές, αποκωδικοποιητές, κωδικοποιητές και πολυπλέκτες MSI κυκλώµατα
4-2 ιαδικασία Σχεδιασµού Ένα συνδυαστικό κύκλωµα Σιγουρεύουµε ότι είναι συνδυαστικό, όχι ακολουθιακό Να µην υπάρχει ανατροφοδότηση (feedback) Εξάγουµε τις συναρτήσεις Boole (πίνακας αληθείας) Επανασχεδιασµός επιβεβαίωσης
Μια απευθείας διαδικασία F 2 = AB+AC+BC T 1 = A+B+C T 2 = ABC T 3 = F 2 'T 1 F 1 = T 3 +T 2
F 1 = T 3 +T 2 = F 2 'T 1 +ABC = (AB+AC+BC)'(A+B+C)+ABC = (A'+B')(A'+C')(B'+C')(A+B+C)+ABC = (A'+B'C')(AB'+AC'+BC'+B'C)+ABC = A'BC'+A'B'C+AB'C'+ABC Πλήρης αθροιστής F 1 : το άθροισµα F 2 : το κρατούµενο
Πίνακας αληθείας A B C F 2 F 2 T 1 T 2 T 3 F 1 0 0 0 0 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 1 0 1 1 0 1
4-3 ιαδικασία σχεδιασµού Ηδιαδικασία σχεδιασµού συνδυαστικών κυκλωµάτων Καθορίζεται το πρόβληµα Καθορισµός των εισόδων και εξόδων ιαλέγουµε συµβολικά ονόµατα για τις µεταβλητές εισόδου και εξόδου Βρίσκουµε τον πίνακα αληθείας Απλοποιούµε την συνάρτηση Boole για κάθε έξοδο Σχεδιάζουµε το λογικό κύκλωµα
Λογική ελαχιστοποίηση Αριθµός πυλών Αριθµός εισόδων στις πύλες Καθυστέρηση διάδοσης (propagation delay) Αριθµός διασυνδέσεων Περιορισµοί στις δυνατότητες οδήγησης
Μετατροπή κωδίκων Ύπαρξη µεγάλης ποικιλίας κωδίκων ιαφορετικοί κώδικες σε κάθε εφαρµογή Η έξοδος ενός συστήµατος γίνεται είσοδος για κάποιο άλλο Ανάγκη για µετατροπή κωδίκων σε κατάλληλες µορφές
Παράδειγµα µετατροπής κώδικα BCD σε excess-3 κώδικα Ο πίνακας αληθείας A B C D w x y z 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0
Οι χάρτες µετατροπέα κώδικα BCD σε excess-3
Οι απλοποιηµένες συναρτήσεις z = D' y = CD +C'D' x = B'C + B'D+BC'D' w = A+BC+BD Μια άλλη εφαρµογή z = D' y = CD +C'D' = CD + (C+D)' x = B'C + B'D+BC'D = B'(C+D) +B(C+D)' w = A+BC+BD
Το λογικό διάγραµµα
4-4 υαδικός αθροιστής - Ηµιαθροιστής αφαιρέτης 0+0=0 ; 0+1=1 ; 1+0=1 ; 1+1=10 2 µεταβλητές εισόδου: x, y 2 µεταβλητές εξόδου: C(κρατούµενο), S(άθροισµα) Πίνακας αληθείας x y C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0
S = x'y+xy' C = xy Ευελιξία στο σχεδιασµό S=x y S = (x+y)(x'+y') S' = xy+x'y' S = (C+x'y')' C = xy = (x'+y')'
Πλήρης αθροιστής Το αριθµητικό άθροισµα 3 bit εισόδου 3bitsεισόδου x, y: 2 σηµαντικά bits z: το κρατούµενο bit από το αµέσως χαµηλότερο σηµαντικό 2bitεξόδου: C, S x y z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1
Η λογική σχέση εισόδου εξόδου του κυκλώµατος πλήρους αθροιστή µπορεί να εκφραστεί µε δυο συναρτήσεις Boole µια για κάθε µεταβλητή εξόδου. Κάθε µια από αυτές χρειάζεται ένα ξεχωριστό χάρτη για να απλοποιηθεί. Κάθε χάρτης πρέπει να έχει οκτώ τετράγωνα, αφού κάθε έξοδος είναι συνάρτηση 3 µεταβλητών εισόδου.
Υλοποίηση πλήρη αθροιστή σε άθροισµα γινοµένων
Μπορούν να βρεθούν και άλλες µορφές ενός πλήρους αθροιστή. Ένας πλήρης αθροιστής µπορεί να υλοποιηθεί µε δυο ηµιαθροιστές και µια πύλη Ή
Ηέξοδος S του δεύτερου ηµιαθροιστή είναι το αποκλειστικό Ή του zµε την έξοδο του πρώτου ηµιαθροιστή S = x'y'z+x'yz'+ xy'z'+xyz C = xy + xz + yz S = z (x y) = z'(xy'+x'y)+z(xy'+x'y)' = z'xy'+z'x'y+z((x'+y)(x+y')) = xy'z'+x'yz'+xyz+x'y'z Και η έξοδος του κρατουµένου είναι - C = z(xy'+x'y)+xy = xy'z+x'yz+ xy
Αφαιρέτης Ηµιαφαιρέτης 2µεταβλητές εισόδου: x, y 2 µεταβλητές εξόδου: Β(κρατούµενο), D Πίνακας αληθείας
Πλήρης αφαιρέτης Συνδυαστικό κύκλωµα Αφαίρεση µεταξύ δυο bits Πίνακας αληθείας
Χάρτες για τον πλήρη αφαιρέτη Από τους χάρτες προκύπτει D=x y z + x yz + xy z + xyz B=x y + x z + yz
Γεννήτρια και ελεγκτής ισοτιµίας Κώδικες ανίχνευσης λαθών Κώδικες διόρθωσης λαθών Bit ισοτιµίας: ορίζει αν το άθροισµα των 1 στο δυαδικό µήνυµα θα είναι άρτιο ή περιτό Άρτια & περιττή ισοτιµία Γεννήτρια ισοτιµίας - parity generator Ελεγκτής ισοτιµίας - parity checker
Συνάρτηση ισοτιµίας (άρτιας περιττής) A B C = (AB'+A'B)C' +(AB+A'B')C = AB'C'+A'BC'+ABC+A'B'C = Σ(1,2,4,7)
Γεννήτρια ισοτιµίας (άρτιας & περιττής)
Ελεγκτής ισοτιµίας ΤΕΣΣΕΡΑ BITS ΔΕΚΤΗ ΕΛΕΓΧΟΣ ΛΑΘΟΥΣ ΙΣΟΤΙΜΙΑΣ x c z P C 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0
Εργαστήριο Ενσύρµατης Τηλεπικοινωνίας Artificial Intelligence Group http://www.wcl.ee.upatras.gr