ΠΑΡΑΡΣΗΜΑ Ι ΒΑΙΚΟ ΤΝΟΛΟ ΕΝΣΟΛΩΝ ΣΟΤ ΜΙX

Transcript

1 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ ςμβολιζμοί ΠΑΡΑΡΣΗΜΑ Ι ΒΑΙΚΟ ΤΝΟΛΟ ΕΝΣΟΛΩΝ ΣΟΤ ΜΙX rα θαηαρσξεηήο Α (Accumulator) rφ θαηαρσξεηήο Φ (Extension Register) rαφ εηθνληθόο θαηαρσξεηήο κε κήθνο 10 Bytes, ηνπ νπνίνπ ηα 5 αξηζηεξά Bytes ζρεκαηίδνληαη από ηνλ θαηαρσξεηή Α θαη ηα 5 δεμηά από ηνλ θαηαρσξεηή Φ. rι1,rι2 rι3,rι4 6 θαηαρσξεηέο δεηθηώλ (Index registers) rι5,rι6 rj θαηαρσξεηήο αιιαγήο ξνήο (Jump register) PC απαξηζκεηήο εληνιώλ (Program Counter) IR θαηαρσξεηήο εληνιώλ (Instruction Register) m ε ηηκή ηνπ πεδίνπ δηεύζπλζεο ηνπ παξάγνληα. H ηηκή ηνπ πεδίνπ (0:2) κηαο εληνιήο ? m? V ε ηειηθή δηεύζπλζε [ V=f(m,Ι-πεδίν) ], V? 0 MEM[V] ην πεξηερόκελν ηεο ηειηθήο δηεύζπλζεο V REG[*] ην πεξηερόκελν ηνπ * θαηαρσξεηή. Οη θαηαρσξεηέο Α,Ι1,Ι2,Ι3,Ι4,Ι5,Ι6,Φ έρνπλ θσδηθνύο 0, 1, 2, 3, 4, 5, 6, 7 αληίζηνηρα. --> κεηαθνξά δεδνκέλσλ q(l:r) ηα L:R bytes κηαο ζέζεο κλήκεο q ή ηνπ θαηαρσξεηή q. * ην όλoκα ή o θσδηθόο ελόο θαηαρ. (Α,Ι1,Ι2,...Φ) K ν θσδηθόο ηνπ αληίζηνηρνπ θαηαρσξεηή (0,1,2,...7) όπνπ ζηελ πεξηγξαθή ησλ εληνιώλ ζπλαληάηαη έλα * ζεκαίλεη όηη ε εληνιή ηζρύεη γηα όινπο ηνπο θαηαρσξεηέο N Κσδηθό κνλάδαο εηζόδνπ-εμόδνπ Οη εληνιέο παξνπζηάδνληαη ζε ηέζζεξηο ζηήιεο. Η πξώηε πεξηέρεη ην ζπκβνιηθό όλνκα ηεs εληνιήο (mnemonic name), ην δεύηεξν ηνλ θσδηθό ηεο εληνιήο ( C πεδίν), ην ηξίην ην F πεδίν θαη ην ηέηαξην ηελ ιεηηνπξγία ηεs εληνιήο. Όπνπ ζηελ πεξηγξαθή ππάξρεη ην ζύκβνιν * ηόηε ην αληηθαζηζηνύκε κε ηνλ θσδηθό ή ην όλνκα ηνπ θαηαρσξεηή πνπ κεηέρεη ζηελ εληνιή. 2. Ενηολέρ θόπηωζηρ Υπάξρνπλ δύν θαηεγνξίεο εληνιώλ θόξησζεο. Η πξώηε θαηεγνξία έρεη ζαλ απνζηνιή ηελ θόξησζε ελόο από ηνπο θαηαρσξεηέο Α, Ι1, Ι2,..., Ι6, Φ κε ην πεξηερόκελν κηαο ζέζεο ηεο κλήκεο κε δηεύζπλζε V (πξαγκαηηθή δηεύζπλζε) (LDA, LD1, LD2, LD3, LD4, LD5, LD6, LDX). Αλ ζπκβνιίζνπκε κε Κ ηνλ θσδηθό ελόο θαηαρσξεηή, όπνπ 0 K 7 ηόηε ε θαηεγνξία απηή ησλ εληνιώλ θόξησζεο

2 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 188 ιεηηνπξγεί σο εμήο: Βήμα 1: Βήμα 2: Ο θαηαρσξεηήο κε θσδηθό Κ γεκίδεη κε κεδεληθά θαη παίξλεη ζεηηθό πξόζεκν Αλ L>0 ηόηε MEM [V] (L:R) ---> REG [K] (L-R+5:5) Aλ L=0 ηόηε MEM [V] (0:0) ---> REG [K] (0:0) MEM [V] (1:R) ---> REG [K] (6-R:5) Aλ ην πεδίν (L:R) δελ ππάξρεη, ηόηε ππνηίζεηαη ην (0:5). Πξνζνρή όκσο, γηα λα ηζρύεη ν παξαπάλσ αιγόξηζκνο θαη γηα ηνπο θαηαρσξεηέο δείθηε πξέπεη λα εθαξκόδνπκε έλα ηέρλαζκα. Υπνζέηνπκε πξώηα όηη έλαο θαηαρσξεηήο δείθηε έρεη ηελ παξαθάησ κνξθή : Τα Bytes 1,2 θαη 3 νλνκάδνληαη "αόξαηα" θαη καδί κε ηα Bytes 0, 4 θαη 5 ζρεκαηίδνπλ έλα ππνζεηηθό θαηαρσξεηή. Ο πξαγκαηηθόο θαηαρσξεηήο δείθηε απνηειείηαη από ηα Bytes 0, 4 θαη 5. Γηα λα πεηύρνπκε ηελ κεηαθνξά ζα εθαξκόζνπκε ηνλ παξαπάλσ αιγόξηζκν ζηνλ ππνζεηηθό θαηαρσξεηή θαη κεηά ζα πεηάμνπκε ηα "αόξαηα" Bytes. Τν ηέρλαζκα απηό ηζρύεη γηα όινπο ηνπο ηύπνπο πνπ ζα παξνπζηάζνπκε ζηε ζπλέρεηα. Σηελ πεξίπησζε επίζεο ησλ θαηαρσξεηώλ δείθηε, πξέπεη λα πξνζέρνπκε ην απνηέιεζκα λα είλαη κήθνπο 2 Βytes ζπλ πξόζεκν, δηαθνξεηηθά ζα ραζνύλ πιεξνθνξίεο. LDA PRIME PRIME ra LDA NEXT(0:2) NEXT ra LDX BY(2:4) BY rx LD1 MAT MAT ri1 LD2 KAT(0:2) KAT ri2 Η πξνηειεπηαία πεξίπησζε έρεη ζαλ ζπλέπεηα ηελ απώιεηα πιεξνθνξηώλ. Γηα ηνλ ιόγν απηό πνιιά από ηα ΜΙΦ κνληέια είλαη εθνδηαζκέλα κ' έλα κεραληζκό ειέγρνπ ν νπνίνο δηαθόπηεη ην πξόγξακκα. Σηε πεξίπησζε απηή (πξνηειεπηαία)εθαξκόδεηαη θαη ην ηέρλαζκα ηνπ ππνζεηηθνύ θαηαρσξεηή δείθηε. Σηελ δεύηεξε θαηεγνξία εληνιώλ θόξησζεο αλήθνπλ νη εληνιέο LDAN, LD1N,

3 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 189 LD2N, LD3N, LD4N, LD5N, LD6N, LDXN νη νπνίεο δηαθέξνπλ από ηηο πξνεγνύκελεο ζ' έλα κνλό ζεκείν. Μεηά ηε θόξησζε ηνπ αληίζηνηρνπ θαηαρσξεηή αιιάδεη ην πξόζεκν ηνπ. Γειαδή κεηά ηα βήκαηα 1 θαη 2 ηεο πξώηεο θαηεγνξίαο ζα πξέπεη λα πξνζζέζνπκε ην Βήκα 3: Τν πξόζεκν ηνπ θαηαρσξεηή αιιάδεη κε ην ζπκπιεξσκαηηθό ηνπ. Τειηθά ν αιγόξηζκνο ζα έρεη ηε κνξθή: Βήμα 1: Βήμα 2: Βήμα 3: Ο θαηαρσξεηήο κε θσδηθό Κ γεκίδεη κε κεδεληθά θαη παίξλεη ζεηηθό πξόζεκν Αλ L>0 ηόηε MEM [V] (L:R) ---> REG [K] (L-R+5:5) Aλ L=0 ηόηε MEM [V] (0:0) ---> REG [K] (0:0) MEM [V] (1:R) ---> REG [K] (6-R:5) Τν πξόζεκν ηνπ θαηαρσξεηή αιιάδεη κε ην ζπκπιεξσκαηηθό LDXN VAF VAF rx LDAN PAR(0:2) PAR ra LD2N KAT(0:1) KAT ri2 LD3N DELTA(0:2) DELTA ri3 LD1N ANT(4:5) ANT ri1 c c c c c Πξνζνρή ζηελ ηειεπηαία πεξίπησζε. Αλ ην πξόζεκν δελ πεξηέρεηαη ζην πεδίν (L:R) ηόηε ν θαηαρσξεηήο 3. Ενηολέρ αποθήκεςζηρ (Storing instructions) Οη εληνιέο απηέο απνζεθεύνπλ ζηε κλήκε ηα πεξηερόκελα ησλ θαηαρσξεηώλ Α, Ι1, Ι2,..., Ι6, Φ θαη J. Υπάξρεη επίζεο θαη κηα εληνιή (STZ) ε νπνία κεδελίδεη ην πεξηερόκελν κηαο ζέζεο κλήκεο. Μεηά ηελ εθηέιεζε ηεο εληνιήο, ην πεξηερόκελν ησλ θαηαρσξεηώλ κέλεη αλαιινίσην. Αλ ππάξρεη κεξηθό πεδίν, κόλν ηα bytes (L:R) ηεο ζέζεο ηεο κλήκεο κεηαβάιινληαη. Αλαιπηηθά έρνπκε ηξεηο θαηεγνξίεο εληνιώλ απνζήθεπζεο.

4 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 190 Ενηολέρ STA, ST1, ST2, ST3,..., ST6, STX. Οη εληνιέο απηήο ηεο θαηεγνξίαο ιεηηνπξγνύλ σο εμήο: Αλ L=0 ηόηε REG [K] (0:0) ---> MEM [V] (0:0) θαη Αλ L>0 ηόηε REG [K] (6-R:5) ---> MEM [V] (1:0) REG [K] (L-R+5:5) ---> MEM [V] (L:R) Aλ ην πεδίν (L:R) δελ ππάξρεη ππνλνείηαη ην (0:5). Σηελ πεξίπησζε ησλ θαηαρσξεηώλ δεηθηώλ έρνπκε κεηαθνξά ηνπ πξόζεκνπ ηνπ θαηαρσξεηή ζην πξόζεκν ηεο ζέζεο ηεο κλήκεο θαη ην πεξηερόκελν ηνπ θαηαρσξεηή κεηαθέξεηαη ζηα bytes 4 θαη 5 ελώ ζηα bytes 1,2 θαη 3 κεδελίδνληαη. Δπί πιένλ αλ ζην πεδίν (L-R+5:5) θαηαρσξεηή δείθηε γίλεηαη ρξήζε ησλ bytes 1,2 θαη 3 ηόηε η' αληίζηνηρα bytes ηεο ζέζεο ηεο κλήκεο κεδελίδνληαη (έθην παξάδεηγκα ). Όια ηα παξαπάλσ εμεγνύληαη αλ πξηλ από ηε κεηαθνξά κεηαηξέςνπκε ηνλ θαηαρσξεηή δείθηε ζε ππνζεηηθό. STA ONE ONE (πξηλ) ra ΟΝΔ (κεηά) STX TWO(0:2) TWO (πξηλ) rx TWO (κεηά) STA BY(2:4) BY (πξηλ) ra BY (κεηά) ST1 ANT ANT (πξηλ) ri Υπνζεηηθόο rι ANT (κεηά) ST2 KAT(0:2) KAT (πξηλ) ri Υπνζεηηθόο rι2 ST3 TAN(1:4) TAN (πξηλ) ri Υπνζεηηθόο rι TAN (κεηά) H ενηολή STJ H εληνιή απηή κεηαθέξεη ην πεξηερόκελν ηνπ rj ζην (0:2) πεδίν κηα ζέζεο ηεο κλήκεο. Eπεηδή ν rj δελ έρεη ζέζε γηα πξόζεκν κεηαθέξεηαη ην ζεηηθό πξόζεκν ζην (0:0) πεδίν ηεο ζέζεο ηεο κλήκεο. Παπάδειγμα : STJ KAT KAT (πξηλ) rj KAT (κεηά)

5 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 191 Ενηολή STZ Η εληνιή απηή κεδελίδεη (Θεηηθό πξόζεκν) ηελ ζέζε ηεο κλήκεο κε δηεύζπλζε (πξαγκαηηθή) V, ή ηα bytes πνπ επηιέγνληαη κε ην πεδίν (L:R) ηεο ίδηαο δηεύζπλζεο. STZ MEM MEM (πξηλ) ΜΔΜ(κεηά) STZ K11(3:4) K11 (πξηλ) Κ11 (κεηά) STZ TAK(0:0) TAK (πξηλ) TAK (κεηά) 4. Ακέπαιερ απιθμηηικέρ ενηολέρ Οη εληνιέο απηέο εθηεινύλ ηηο ηέζζεξηο πξάμεηο (ADD, SUB, MUL, θαη DIV) κεηαμύ αθεξαίσλ. Η ενηολή ADD Η εληνιή απηή ζεκαίλεη: REG[A] + MEM[V](L:R) ---> REG[A] Aλ ην απνηέιεζκα ηεο πξόζζεζεο δελ ρσξάεη ζηνλ ra ηόηε ν ζεκαηνδόηεο ππεξρείιηζεο παίξλεη ηελ ηηκή ON. ADD FIRST ra (πξίλ) FIRST ADD SEC(4:5) ra (κεηά) ra (πξίλ) SEC Η ενηολή SUB Η εληνιή απηή ζεκαίλεη : REG[A] - MEM[V](L:R) ---> REG[A] ra (κεηά) Αλ ην απνηέιεζκα δελ ρσξάεη ζηνλ ra ηόηε ν ΣΥ παίξλεη ηελ ηηκή ΟN. Αλ ην απνηέιεζκα είλαη κεδέλ ηόηε ην πξόζεκν ηνπ ra παξακέλεη ακεηάβιεην. Μπνξεί, επνκέλσο λα έρνπκε +0 ή -0.

6 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 192 SUB PAC ra (πξηλ) PAC SUB S21(0:2) ra (κεηά) ra (πξηλ) S21 Η ενηολή MUL ra (κεηά) Πξηλ πξνρσξήζνπκε ζηελ επεμήγεζε ηεο εληνιήο απηήο πξέπεη λα πνύκε όηη γηα ηνλ πνι/κν θαη ηελ δηαίξεζε ρξεζηκνπνηνύκε έλαλ 'ππνζεηηθό' θαηαρσξεηή, ην rax ν νπνίνο είλαη ζπγθόιιεζε ησλ θαηαρσξεηώλ Α θαη Φ. ra rx rax Τν πξόζεκν ηνπ rax είλαη ην πξόζεκν ηνπ ra. Τν πξόζεκν ηνπ rx είλαη πάληνηε ην ίδην κε ην πξόζεκν ηνπ ra. Η εληνιή MUL ζεκαίλεη: REG[A] * MEM[V](L:R) ---> REG[AX] Σεκεηώλνπκε θαη πάιη όηη ην πξόζεκν ηνπ ra θαη ηνπ rx είλαη θαη ην πξόζεκν ηνπ απνηειέζκαηνο. Δπί πιένλ αλ ην απνηέιεζκα ρσξάεη ζηνλ rx ηόηε ν ra γεκίδεη κε κεδεληθά εθηόο βέβαηα ηνπ πξόζεκνπ πνπ εμαθνινπζεί λα είλαη ην πξόζεκν ηνπ απνηειέζκαηνο. MUL STONE ra (πξηλ) STONE rax(κεηά) MUL TAP(5:5) ra (πξηλ) TAP rax(κεηά) Η ενηολή DIV H εληνιή DIV ζεκαίλεη: Τν (αθέξαην) πειίθν ηεο δηαίξεζεο REG[AX] / MEM[V](L:R) --> REG[A] θαη ην ππόινηπν ---> REG[X].

7 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 193 Αλ ν δηαηξεηένο (rax) ρσξάεη ζε κηα ιέμε, ηόηε ν ra γεκίδεη κε κεδεληθά. Τν πξόζεκν όκσο ηνπ ra εμαθνινπζεί λα ζεσξείηαη πξόζεκν ηνπ δηαηξεηένπ. Αλ ην πειίθν ηεο δηαίξεζεο δελ ρσξάεη ζηνλ ra ή αλ ν δηαηξέηεο είλαη κεδέλ ηόηε ν ΣΣ παίξλεη ηελ ηηκή ON. Τν πξόζεκν ηνπ ra είλαη ην αιγεβξηθό πξόζεκν ηνπ πειίθνπ, θαη ην πξόζεκα ηνπ ππνινίπνπ είλαη ην πξόζεκν ηνπ δηαηξεηένπ. DIV PAR δηαηξεηένο δηαηξέηεο rax (πξηλ) PAR πειίθν ra ππόινηπν rx DIV D(0:2) δηαηξεηένο δηαηξέηεο πειίθν rax (πξηλ) D ra ππόινηπν rx (κεηά) Σην ζεκείν απηό ζα παξαηεξήζνπκε, ζρεηηθά κε ηνλ πνι/κό, όηη είλαη ε κόλε πξάμε πνπ δελ θηλδπλεύεη από ππεξρείιηζε. 5.0 Ενηολέρ ππάξεων κινηηήρ ςποδιαζηολήρ Τν βαζηθό ζύλνιν ησλ εληνιώλ ηνπ ΜΙΦ είλαη εθνδηαζκέλν κε 4 εληνιέο αξηζκεηηθώλ πξάμεσλ κεηαμύ αξηζκώλ θηλεηήο ππνδηαζηνιήο (FADD, FSUB, FMUL, FDIV), κηα εληνιή (FLOT) κεηαηξνπήο αθεξαίσλ ζε αξηζκνύο θηλεηήο ππνδηαζηνιήο θαη κηα εληνιή (FCMP) ζύγθξηζεο. Οη πξάμεηο κε αξηζκνύο θηλεηήο ππνδηαζηνιήο ρξεζηκνπνηνύλ απνθιεηζηηθά ηνλ θαηαρσξεηή Α, θαη εθθξάδνληαη από ηνπο παξαθάησ ηύπνπο: REG[A] + MEM[V](L:R) ---> REG[A] REG[A] - MEM[V](L:R) ---> REG[A] REG[A] * MEM[V](L:R) ---> REG[A] REG[A] / MEM[V](L:R) ---> REG[A] Ο ΣΥ παίξλεη ηελ ηηκή ΟΝ αλ έρνπκε ππεξρείιηζε πξνο ηα πάλσ (Overflow) ή πξνο ηα θάησ (Underflow) ηνπ εθζέηε ζηνλ θαηαρσξεηή Α. Η εληνιή FLOT κεηαηξέπεη ηελ παξάζηαζε ηνπ πεξηερνκέλνπ ηνπ ra από αθέξαηα ζε θηλεηήο ππνδηαζηνιήο. Η εληνιή FCMP ζπγθξίλεη ην πεξηερόκελν ηνπ ra κε ην MEM[V] θαη ελεκεξώλεη ηνλ ΣΣ.

8 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ Οι ενηολέρ ζύγκπιζηρ Οη εληνιέο ζύγθξηζεο (CMPA, CMP1, CMP3, CMP4, CMP5, CMP6, CMPX) έρνπλ ζαλ ζθνπό ηε ζύγθξηζε ηνπ πεξηερνκέλνπ ελόο από ηνπο θαηαρσξεηέο κε ην πεξηερόκελν κηαο ζέζεο ηεο κλήκεο. Μηα εληνιή ζύγθξηζεο ιεηηνπξγεί σο εμήο: Αλ REG[K] (L:R) < MEM[V](L:R) ηόηε (ΣΣ) <--- Less. Αλ REG[K] (L:R) = MEM[V](L:R) ηόηε (ΣΣ) <--- Equal. Αλ REG[K] (L:R) > MEM[V](L:R) ηόηε (ΣΣ) <--- Greater. Αλ έρνπκε κεξηθό πεδίν (L:R) ζηνλ παξάγνληα ηεο εληνιήο, απηό αλαθέξεηαη θαη ζηνλ θαηαρσξεηή θαη ζηε ζέζε ηεο κλήκεο. Τν ζεηηθό κεδέλ (+0) θαη ην αξλεηηθό (- 0) είλαη ίζα. Δπνκέλσο ε ρξήζε ηνπ πεδίνπ (0:0) δελ έρεη λόεκα. Σηελ πεξίπησζε πνπ Κ=1,2,3,..,6 (θαηαρσξεηέο δείθηε) θαη ρξεζηκνπνηείηαη ην κεξηθό πεδίν (0:1) ή (0:2) ή (0:3), ηόηε ηα αληίζηνηρα πεδία ηεο κλήκεο ζπγθξίλνληαη κε ην κεδέλ. CMPA ANT CMP1 LOC(0:2) 8. Ενηολέρ άμεζηρ ενέπγειαρ ra ANT ri LOC ΣΣ ΣΣ GREATER EQUAL Σηηο εληνιέο θόξησζεο, απνζήθεπζεο, εθηέιεζεο αξηζκεηηθώλ πξάμεσλ θαη ζύγθξηζεο, ε πνζόηεηα V = F(m,I) είλαη ε πξαγκαηηθή δηεύζπλζε ηνπ παξάγνληα ηεο εληνιήο. Γειαδή ε V είλαη κηα ζπλάξηεζε F ηεο δηεύζπλζεο m θαη ηνπ θσδηθνύ Ι. Κύξην ραξαθηεξηζηηθό ησλ παξαπάλσ εληνιώλ είλαη όηη ρξεηάδνληαη ηνπιάρηζηνλ κηα αλαθνξά ζηε κλήκε. Καη ιέκε ηνπιάρηζηνλ γηαηί ζαλ πεξίπησζε έκκεζνπ ππνινγηζκνύ ηεο V νη αλαθνξέο ζηε κλήκε κπνξνύλ λα είλαη πεξηζζόηεξεο από κία. Σηηο εληνιέο άκεζεο ελέξγεηαο ε πνζόηεηα V = F(m,Ι) είλαη απεπζείαο ν παξάγσλ ηεο εληνιήο. Δπνκέλσο νη εληνιέο απηέο δελ ρξεηάδνληαη θακηά αλαθνξά ζηε κλήκε. Δίλαη πνιύ ρξήζηκεο εληνιέο, έρνπλ όκσο κηθξέο δπλαηόηεηεο όζνλ αθνξά ην εύξνο ησλ αξηζκώλ πνπ κπνξνύλ λα ρεηξηζηνύλ. Μπνξείηε λα εμεγήζεηε ην γηαηί;(άζκηζη) Έρνπκε 4 θαηεγνξίεο εληνιώλ άκεζεο ελέξγεηαο. Κάζε θαηεγνξία πεξηιακβάλεη 8 εληνιέο, κηα γηα θάζε θαηαρσξεηή πιελ ηνπ rj. α) Δληνιέο ENTA, ENT1, ENT2,..., ENT6, ENTX. Οη εληνιέο απηέο θνξηώλνπλ ζηνπο αληίζηνηρνπο θαηαρσξεηέο ηνλ παξάγνληα V,δειαδή (V --> REG[K]). β) Δληνιέο ENNA, ENN1, ENN2,.., ENN6, ENNX. Οη εληνιέο απηέο θνξηώλνπλ ζηνπο θαηαρσξεηέο ην αξλεηηθό ηνπ παξάγνληα V, δειαδή (-V --> REG[K]). Τα

9 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 195 Bytes 1, 2, θαη 3 είλαη πάληνηε κεδέλ ύζηεξα από ηελ εθηέιεζε ησλ παξαπάλσ εληνιώλ. γ) Δληνιέο INCA, INC1, INC2,..., INC6, INCX. Oη εληνιέο απηέο πξνζζέηνπλ ζηνλ αληίζηνηρν θαηαρσξεηή ηνλ παξάγνληα V, δειαδή (REG[K] + V --> REG[K]). δ) Δληνιέο DECA, DEC1, DEC2,..., DEC6, DECX. Οη εληνιέο απηέο αθαηξνύλ από ηνλ αληίζηνηρν θαηαρσξεηή ηνλ παξάγνληα V, δειαδή (REG[K] - V --> REG[K]). Σηε πεξίπησζε πνπ έρνπκε ην θαηλόκελν ηεο ππεξρείιηζεο ηνπ ra ή ηνπ rφ ηόηε ν ΣΥ παίξλεη ηελ ηηκή ΟΝ. Αλ έρνπκε ην ίδην θαηλόκελν θαη ζ' έλαλ από ηνπο θαηαρσξεηέο δείθηε ηόηε ζηακαηά ην πξόγξακκα. ENTA 27 ENTX -283 DEX 359 ENNA 1032 INC ΔΝΤΑ 0,1 INC (ιάζνο). Η ηειεπηαία εληνιή παξνπζηάδεη ελδηαθέξνλ γηαηί κεηαθέξεη ην πεξηερόκελν ην θαηαρσξεηή Ι1 ζηνλ θαηαρσξεηή Α. Μπνξείηε λα ην εμεγήζεηε;(άζθεζε) 9. Οι ενηολέρ μεηαηόπιζηρ Οη εληνιέο κεηαηόπηζεο έρνπλ ζαλ ζθνπό ηελ κεηαηόπηζε ησλ πεξηερνκέλσλ ηνπ θαηαρσξεηή Α θαη ηνπ ζύλζεηνπ θαηαρσξεηή ΑΦ, δεμηά ή αξηζηεξά από ηελ αξρηθή ηνπο ζέζε θαηά αθέξαην αξηζκό από bytes. Έρνπλ γεληθή κνξθή: [εηηθέηα] εληνιή V [ζρόιηα] όπνπ V είλαη ην πιήζνο ησλ bytes πνπ ζα κεηαηνπηζηνύλ. Τα πξόζεκα ησλ ra θαη rφ παξακέλνπλ ακεηαθίλεηα. Η εληνιή SLA κεηαηνπίδεη ην πεξηερόκελν ηνπ ra, V bytes αξηζηεξά. Τα V bytes πνπ ράλνληαη από ηελ αξηζηεξή πιεπξά ηνπ ra αλαπιεξώλνληαη κε κεδεληθά από ηε δεμηά. Η εληνιή SRA κεηαηνπίδεη ην πεξηερόκελν ηνπ ra V bytes δεμηά. Γηα ην V ηζρύεη ν πεξηνξηζκόο 0 V 5 Οη εληνιέο SLAX θαη SRAX είλαη όκνηεο κε ηηο εληνιέο SLA θαη SRA αληίζηνηρα κόλν πνπ απηέο αλαθέξνληαη ζηνλ ζύλζεην θαηαρσξεηή ΑΦ. Γηα ην V ηζρύεη ν πεξηνξηζκόο 0 V 10. Η εληνιή SLC κεηαηνπίδεη ην πεξηερόκελν ηνπ rax V bytes αξηζηεξά θαη κε θπθιηθό ηξόπν. Γειαδή ηα V bytes πνπ ράλνληαη από ηελ αξηζηεξή πιεπξά επαλέξρνληαη κε ηελ ίδηα ζεηξά από ηε δεμηά πιεπξά. Η εληνιή SCR είλαη όκνηα κε ηελ SLC κόλν πνπ εδώ έρνπκε δεμηά κεηαηόπηζε θαη αληίζηξνθε θπθιηθή θίλεζε.

10 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 196 Σηα παξαθάησ παξαδείγκαηα ππνζέηνπκε όηη νη θαηαρσξεηέο Α θαη Φ έρνπλ ηα εμήο πεξηερόκελα ra rx SLA 3 SRA 3 SLAX 4 SLAX 5 SLC 7 SRC ra ra rax rax rax rax 10. Oι ενηολέρ αλλαγήρ ποήρ Οη εληνιέο απηέο αιιάδνπλ ηε ξνή ηνπ πξνγξάκκαηνο θάησ από νξηζκέλεο ζπλζήθεο (conditional jumps). Υπάξρνπλ επίζεο θαη δύν εληνιέο όπνπ ε αιιαγή ξνήο γίλεηαη ρσξίο λα πιεξνύληαη θακία ζπλζήθε (unconditional jumps). Αιιαγή ξνήο ζεκαίλεη πξαθηηθά, αιιαγή ηνπ πεξηερνκέλνπ ηνπ κεηξεηή εληνιώλ (PC). Aλ ε ζπλζήθε ηελ νπνία εμεηάδεη κηα εληνιή αιιαγήο ξνήο είλαη επηηπρεκέλε ηόηε ζπκβαίλνπλ ηα εμήο δύν γεγνλόηα: α) ζηνλ rj απνζεθεύεηαη ε ηηκή ηνπ PC (πνπ έρεη ήδε απμεζεί θαηά έλα), δειαδή ζηνλ rj απνζεθεύεηαη ε δηεύζπλζε ηεο εληνιήο πνπ αθνινπζεί ηελ εληνιή αιιαγήο ξνήο. Τν γεγνλόο (α) ζπκβαίλεη ζε όιεο ηηο πεξηπηώζεηο αιιαγήο ξνήο εθηόο από ηελ εληνιή JSJ β) ν PC παίξλεη ζαλ λέα ηηκή ηελ πξαγκαηηθή δηεύζπλζε V, δειαδή γίλεηαη ε αιιαγή ξνήο. Σηελ πεξίπησζε πνπ εμεηαδόκελε ζπλζήθε δελ είλαη αιεζήο ηόηε νη ηηκέο ησλ θαηαρσξεηώλ PC θαη J παξακέλνπλ ακεηάβιεηεο. Σρεκαηηθά έρνπκε: Αλ (ζπλζήθε είλαη αιεζήο) ηόηε: rj <--- PC PC <--- V (εθηέιεζε εληνιήο κε δηεύζπλζε V). δηαθνξεηηθά. PC, rj ακεηάβιεηνη (εθηέιεζε ηεο επόκελεο εληνιήο) Αιιά από πνπ αληινύλ ηηο πιεξνθνξίεο ηνπο απηέο νη εληνιέο γηα λα ειέγμνπλ αλ κηα ζπλζήθε ηθαλνπνηείηαη ή όρη; Αλάινγα ινηπόλ κε ηνλ ρώξν άληιεζεο ησλ πιεξνθνξηώλ έρνπκε ηξεηο θαηεγνξίεο εληνιώλ. Ενηολέρ αλλαγήρ ποήρ με βάζη ηο πεπιεσόμενο ηος. Οη εληνιέο απηέο ρξεζηκνπνηνύληαη ζε ζπλδπαζκό κε ηεο εληνιέο ζύγθξηζεο, νη νπνίεο επεξεάδνπλ ηνλ ΣΣ. Έρνπκε ηηο εληνιέο :

11 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 197 JG (Jump Greater) JE (Jump Equal) JL (Jump Less) JGE (Jump Greater or Equal) JNE (Jump Not Equal) JLE (Jump Less or Equal) Ενηολέρ αλλαγήρ ποήρ με βάζη ηο πεπιεσόμενο ηων καηασωπηηών Α, Ι1, Ι2,..., Ι6 και Υ. Δδώ δελ είλαη απαξαίηεην λα πξνεγεζεί θακηά εληνιή ζύγθξηζεο. Η ίδηα ε εληνιή ειέγρεη ην πεξηερόκελν ηνπ αληίζηνηρνπ θαηαρσξεηή ζε ζρέζε κε ην κεδέλ. Έρνπκε ηηο παξαθάησ εληνιέο γηα ηνλ θαηαρσξεηή Α: JAN (Jump if ra is Negative) JAZ (Jump if ra is Zero) JAP (jump if ra is Pozitive) JANN (Jump if ra is Not Negative) JANZ (Jump if ra is Not Zero) JANP (Jump if ra is Not Positive) Γηα θάζε θαηαρσξεηή ππάξρεη θαη έλα ζύλνιν από ηηο παξά πάλσ εληνιέο νη νπνίεο ζπλνπηηθά παξνπζηάδνληαη ζηνλ επόκελν πίλαθα : r N Z P NN NZ NP ra JAN JAZ JAP JANN JANZ JANP ri1 J1N J1Z J1P J1NN J1NZ J1NP ri2 J2N J2Z J2P J2NN J2NZ J2NP ri3 J3N J3Z J3P J3NN J3NZ J3NP ri4 J4N J4Z J4P J4NN J4NZ J4NP ri5 J5N J5Z J5P J5NN J5NZ J5NP ri6 J6N J6Z J6P J6NN J6NZ J6NP rx JXN JXZ JXP JXNN JXNZ JXNP Ενηολέρ αλλαγήρ ποήρ με βάζη ηο πεπιεσόμενο ηος Τ. Δδώ έρνπκε ηελ εληνιή JOV ε νπνία αιιάδεη ηελ ξνή αλ ΣΥ=Off. Καη ζηηο δύν πεξηπηώζεηο, κεηά ηελ εθηέιεζε ηεο εληνιήο ν ΣΥ παίξλεη ηελ ηηκή ΟFF. Όιεο νη πξνεγνύκελεο εληνιέο αιιάδνπλ ηε ξνή ηνπ πξνγξάκκαηνο θάησ από θάπνηα ζπλζήθε. Οη εληνιέο JMP θαη JSJ αιιάδνπλ απηόκαηα ηε ξνή πξνγξάκκαηνο ρσξίο λα απαηηείηαη ε ηθαλνπνίεζε θακηάο ζπλζήθεο. Γηαθέξνπλ ζην γεγνλόο όηη ε JSJ δελ αιιάδεη ηελ ηηκή ηνπ J θαηαρσξεηή. 11. Οι ενηολέρ ειζόδος - εξόδος Οη εληνιέο εηζόδνπ εμόδνπ ρσξίδνληαη ζε δύν θαηεγνξίεο. Σηηο θπξίσο εληνιέο Ι/Ο (IN, OUT, IOC) θαη ζηηο εληνιέο ειέγρνπ (JBUS, JRED), νη νπνίεο νπζηαζηηθά είλαη

12 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 198 εληνιέο αιιαγήο ξνήο,αιιά ζπλεζίδεηαη λα ηηο εμεηάδνπλ καδί κε ηηο εληνιέο Ι/Ο. Σην ζεκείν απηό πξέπεη λα πνύκε όηη ε ιεηηνπξγία ησλ κνλάδσλ Ι/Ο είλαη αζύγρξνλε ζε ζρέζε κε ηελ ΑΛΜ. Απηό ζεκαίλεη όηη ε ΑΛΜ θαη νη κνλάδεο Ι/Ο κπνξνύλ λα εξγάδνληαη ηαπηόρξνλα ηελ ίδηα ρξνληθή ζηηγκή. Σε απηό βνεζνύλ νξηζκέλα νινθιεξσκέλα, όπσο ην DMA(Direct Memory Access) Κάζε κνλάδα Ι/Ο έρεη θαη ην δηθόο ηεο θπζηθό Record. Όπσο είπακε θαη πξνεγνύκελα ην πιεθηξνιόγην έρεη Record κήθνπο 16 ιέμεσλ θαη ν εθηππσηήο 24 ιέμεσλ. Απηό ζεκαίλεη όηη πξέπεη γηα θάζε Ι/Ο κνλάδα πνπ ζα ρξεζηκνπνηήζνπκε, λα νξίδνπκε έλα ρώξν ζηε κλήκε, κε ην αληίζηνηρν κήθνο. Ο ρώξνο απηόο πνπ απνηειείηαη από δηαδνρηθέο ιέμεηο ηεο κλήκεο νλνκάδεηαη Buffer (εμνκαιπληήο). Γηα παξάδεηγκα, ε εληνιή ΙΝPUT ORIG *+16 νξίδεη έλα ηέηνην ρώξν γηα ην πιεθηξνιόγην.. Οη θπξίσο εληνιέο Ι/Ο έρνπλ ηελ ζπλήζσο ηε κνξθή. [εηηθέηηα] Σπκβνιηθή εληνιή m(θσδηθόο κνλάδαο) [ζρόιηα] όπνπ m είλαη ε ζπκβνιηθή δηεύζπλζε ηεο πξώηεο ιέμεο ηνπ buffer. Κάζε κνλάδα Ι/Ο έρεη θαη έλα bit ην νπνίν δείρλεη ηελ θαηάζηαζε ηεο κνλάδαο. Αλ είλαη 1 ζεκαίλεη όηη ε κνλάδα είλαη απαζρνιεκέλε (busy) θαη λα είλαη 0 ηόηε είλαη ειεύζεξε (ready). Τν bit απηό νλνκάδεηαη bit θαηάζηαζεο (status bit). Όηαλ ε ΑΛΜ δερζεί κηα εληνιή ΙΝ ηόηε ζπκβνπιεύεηαη ην bit θαηάζηαζεο ηεο αληίζηνηρεο κνλάδαο. Αλ είλαη απαζρνιεκέλε πεξηκέλεη. Αλ είλαη ειεύζεξε ηόηε κεηαβηβάδεη ζε απηήλ ηε δνπιεηά ηεο ΙΝ. Η κνλάδα εηζόδνπ ηώξα είλαη ππνρξεσκέλε λα κεηαθέξεη έλα θπζηθό record ζην ρώξν ηεο κλήκεο κε αξρηθή δηεύζπλζε m. Τε ζηηγκή πνπ ε κνλάδα εηζόδνπ παίξλεη ηελ εληνιή IN, απηόκαηα ην bit θαηάζηαζεο γίλεηαη 1 θαη ε ΑΛΜ πξνρσξεί ζηελ εθηέιεζε ηεο εληνιήο πνπ αθνινπζεί ηελ ΙΝ. Όηαλ ε κνλάδα εηζόδνπ εθηειέζεη ηελ ΙΝ εληνιή ηόηε ην bit θαηάζηαζεο γίλεηαη 0. Η ιεηηνπξγία ηεο εληνιήο ΟUT είλαη ε ίδηα κ απηήλ ηεο εληνιήο ΙΝ. Η δηαθνξά βξίζθεηαη όηη αλαθεξόκαζηε ζε κνλάδα εμόδνπ, ε νπνία ζα πάξεη από ην buffer ηεο κλήκεο κε αξρηθή δηεύζπλζε m, έλα θπζηθό record θαη ζα ην κεηαθέξεη ζηε κνλάδα εμόδνπ. Πνιιέο θνξέο (γηα λα κελ πσ ηηο πεξηζζόηεξεο) ε εθηέιεζε ηεο εληνιήο πνπ βξίζθεηαη κεηά ηελ IN ή OUT δελ είλαη ακέζσο επηζπκεηή. Έλαο από ηνπο ιόγνπο είλαη όηη νη επόκελεο εληνιέο ρξεζηκνπνηνύλ δεδνκέλα πνπ δελ έθηαζαλ ζηελ αληίζηνηρε buffer (εληνιή ΙΝ). Απηό ζπκβαίλεη γηαηί ππάξρεη ράζκα ηαρπηήησλ κεηαμύ ηεο ΑΛΜ θαη ησλ κνλάδσλ Ι/Ο. Σηελ πεξίπησζε απηή πξέπεη λα ππάξρνπλ εληνιέο νη νπνίεο λα ειέγρνπλ ην bit θαηάζηαζεο κηαο κνλάδαο Ι/Ο. Οη εληνιέο απηέο είλαη ε JBUS θαη ε JRED. Η εληνιή JBUS ιεηηνπξγεί σο εμήο: Τν bit θαηάζηαζεο ειέγρεηαη. Αλ ε κνλάδα Ι/Ο είλαη απαζρνιεκέλε ηόηε έρνπκε αιιαγή ξνήο ζην πξόγξακκα. Πεγαίλνπκε ζηελ εληνιή κε ζπκβνιηθή δηεύζπλζε m. Αληίζεηα ε JRED θάλεη ην ίδην πξάγκα όηαλ ε

13 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 199 κνλάδα Ι/Ο είλαη ειεύζεξε. Σηελ πεξίπησζε ηώξα, πνπ δελ ζέινπκε ε ΑΛΜ λα πξνρσξήζεη ζηελ επόκελε εληνιή, ε JBUS ρξεζηκνπνηείηαη κε ηελ κνξθή. JBUS *(UNIT). όπνπ * είλαη ε ηηκή ηνπ κεηξεηή ζέζεο θαη UNIT ν θσδηθόο ηεο κνλάδαο Ι/Ο. Απηό ζεκαίλεη όηη αλαγθάδνπκε ηελ ΑΛΜ λα θάλεη ζπλέρεηα θύθινπο γύξσ από ηνλ εαπηό ηεο, κέρξηο όηνπ ην bit θαηάζηαζεο ηεο κνλάδαο UNIT γίλεη 0. Πξάγκαηη κε ηελ εληνιή απηή ιέκε ζηελ ΑΛΜ πήγαηλε ζηε δηεύζπλζε *, δειαδή ζηελ ίδηα ηελ εληνιή, κέρξη ην bit θαηάζηαζεο γίλεη 0. Παπάδειγμα : Οη εληνιέο ΙΝ INPUT(CR) JBUS *(CR) επηηπγράλνπλ γηα ηε κνλάδα εηζόδνπ κε θσδηθό CR, ηνλ ζπγρξνληζκό ηεο κε ηελ AΛΜ. Με ηηο εληνιέο απηέο ε ΑΛΜ είλαη αλαγθαζκέλε λα πεξηκέλεη ην ηέινο ηεο κεηαθνξάο ησλ πιεξνθνξηώλ. Η ΙΟC (Input - Output Control) είλαη θαη απηή κηα εληνιή Ι/Ο ε νπνία πξνβιέπεη Ι/Ο δηαδηθαζίεο (ελέξγεηεο) πέξα από απηέο ησλ ΙΝ θαη ΟUT. Οη δηαδηθαζίεο απηέο είλαη δηαθνξεηηθέο γηα θάζε κνλάδα Ι/Ο. Γηα παξάδεηγκα, άιιεο δηαδηθαζίεο εθηειεί ε IOC γηα ηνπο καγλεηηθνύο δίζθνπο θαη άιιεο γηα ηηο καγλεηηθέο ηαηλίεο. Γηα παξάδεηγκα, ρξεζηκεύεη γηα λα κεηαθηλεί κπξνο-πίζσ ηηο καγλεηηθέο ηαηλίεο. Αλ m=0 ε ηαηλία επηζηξέθεη ζηελ αξρή. Αλ m>0 ηόηε ε ηαηλία θηλείηαη πξνο ηα εκπξόο θαηά m records. Αλ m<0 ηόηε ε ηαηλία θηλείηαη πξνο ηα πίζσ θαηά m records ή ζηακαηά ζηελ αξρή (όπνην έιζεη πξώην). 12. Οι δςαδικέρ ενηολέρ Οη εληνιέο απηέο "βιέπνπλ" λαη ζέζε κλήκεο ηνπ ΜΙΦ ζαλ 31 bits θαη όρη ζαλ πέληε Bytes. Δθηεινύλ δειαδή δπαδηθέο ελέξγεηεο. Έρνπκε ηηο παξαθάησ δπαδηθέο εληνιέο SLB m Μεηαθηλεί θαηά m bits πξνο ηα αξηζηεξά ηα πεξηερόκελα ηνπ rax. Οη ζέζεηο πνπ αδεηάδνπλ από δεμηά γεκίδνπλ κε κεδεληθά SRB m Μεηαθηλεί θαηά m Bits πξνο ηα δεμηά ηα πεξηερόκελα ηνπ rax. Οη ζέζεηο πνπ αδεηάδνπλ από αξηζηεξά γεκίδνπλ κε κεδεληθά JAE V Πεγαίλεη ζηελ δηεύζπλζε V εάλ ν ra είλαη EVEN JAΟ V Πεγαίλεη ζηελ δηεύζπλζε V εάλ ν ra είλαη ODD JΦE V Πεγαίλεη ζηελ δηεύζπλζε V εάλ ν rφ είλαη EVEN JΦO V Πεγαίλεη ζηελ δηεύζπλζε V εάλ ν rφ είλαη ODD Οη εληνιέο AND, ORR, θαη XOR νλνκάδνληαη Boolean εληνιέο. Δθηεινύλ "ινγηθέο" ή Boolean ελέξγεηεο πάλσ ζηα πεξηερόκελα ηνπ θαηαρσξεηή Α θαη ζηα πεξηερόκελα

14 Παξάξηεκα Ι Βαζηθό ζύλνιν εληνιώλ ΜΙΦ 200 κηαο ζέζεο ηεο κλήκεο κε ηειηθή δηεύζπλζε V.Οη ελέξγεηεο απηέο εθηεινύληαη κία ζηα νκνζέζηα bits ηνπ rα θαη ηεο ζέζεο ηεο κλήκεο. Tν απνηέιεζκα ηνπνζεηείηαη πάιη ζηνλ rα. Οη ινγηθέο ελέξγεηεο εθηεινύληαη κε βάζε ηνλ παξαθάησ πίλαθα: παξάγσλ 1 παξάγσλ 2 AND ORR XOR Ο παξάγσλ 1 αλαθέξεηαη ζε έλα bit ηνπ rα θαη παξάγσλ 2 ζην νκνζέζην bit ηεο ζέζεο ηεο κλήκεο πνπ αλαθέξεηαη ζηελ εληνιή.