Βιομηφανικοί Ατσομασιςμοί

Transcript

1 Ανώσασο Σεφνολογικό Εκπαιδετσικό Ίδπτμα Κπήσηρ φολή Σεφνολογικών Ευαπμογών Σμήμα Ηλεκσπολογίαρ Βιομηφανικοί Ατσομασιςμοί Δπ Απιςσείδηρ Κτππάκηρ Δρ Αριςτείδησ Ε. Κυπράκησ 1

2 Κύκλορ λεισοτπγίαρ (scan cycle): Ανάγνψςη ειςόδψν Επεξεπγαςία Εγγπαυή εξόδψν Σα ςσάδια εκσελούνσαι ακολοτθιακά και είναι ανεξάπσησα σο ένα από σο άλλο Δομικέρ μονάδερ πληπουοπίαρ ςσα PLC: Bit Μήκορ: 1bit Byte (8 bits) Μήκορ: 8 bits Word (2 bytes) Μήκορ: 16 bits Double word (2 words) Μήκορ: 32 bits Η απίθμηςη σψν bit γίνεσαι από δεξιά ππορ σα απιςσεπά, ξεκινώνσαρ από σο 0. Δρ Αριςτείδησ Ε. Κυπράκησ 2

3 BIT BYTE WORD DOUBLE WORD Ονομασολογία Xy.z Είδορ θέςηρ μνήμηρ Διεύθτνςη byte Διεύθτνςη bit Δρ Αριςτείδησ Ε. Κυπράκησ 3

4 Είδη θέςεψν μνήμηρ Είςοδοι (I) Έξοδοι (Q) Βοηθησικά (M) Μεσαβλησέρ (V) Σοπικέρ μεσαβλησέρ (L) Φπονιςσέρ (T) Απαπιθμησέρ (C) Μνήμη ειδικών λεισοτπγιών (SM) Κλπ. Εύπορ μεσαβλησήρ Bit: Φψπίρ διακπισικό Byte: Β Word (για Word και Integer): W Double Word (για Double Word, Double Integer, Real): D Παπαδείγμασα Bits: I0.3, Q1.1, M3.2 Bytes: IB0, QB2, VB100 Σο byte ΙΒ0 πεπιέφει όλα σα bit σηρ θέςηρ 0 ςσο πεδίο μνήμηρ σψν ειςόδψν, δηλαδή από σο bit Ι0.0 μέφπι σο Ι0.7 Words: IW1, QW2 Η word QW2 πεπιέφει σα byte 2 και 3 ςσο πεδίο μνήμηρ σψν εξόδψν, δηλαδή από σο bit Q2.0 μέφπι σο Q3.7 Double words: ID0, VD200 Η double word VD200 πεπιέφει σα byte 200, 201, 202 και 203 ςσο πεδίο μνήμηρ σψν μεσαβλησών, δηλαδή από σο bit V200.0 μέφπι σο V203.7 Δρ Αριςτείδησ Ε. Κυπράκησ 4

5 Σο διεθνέρ ππόστπο IEC καθοπίζει σα φαπακσηπιςσικά 5 γλψςςών ππογπαμμασιςμού: Λίςσα ενσολών (IL Instruction List) τνανσάσαι και ψρ STL Statement List Δομημένο κείμενο (ST - Structured Text) Διάγπαμμα κλίμακαρ (LAD Ladder Diagram) Διάγπαμμα λογικών πτλών (FBD Function Block Diagram) Ακολοτθιακό διάγπαμμα ποήρ (SFC Sequential Flow Chart) Λίςσα ενσολών (IL Instruction List) Γλώςςα με μοπυή κειμένοτ ύνσαξη παπαπλήςια με σηρ assembly Οι ενσολέρ και οι λεισοτπγίερ ακολοτθούνσαι από διετθύνςειρ Βέλσιςση φπήςη σηρ μνήμηρ και εκσέλεςη σοτ ππογπάμμασορ Δρ Αριςτείδησ Ε. Κυπράκησ 5

6 Διάγπαμμα κλίμακαρ (LAD Ladder Diagram) Γπαυική γλώςςα ππογπαμμασιςμού Θτμίζει σο διάγπαμμα κτκλώμασορ κλαςικού ατσομασιςμού Επισπέπει να παπακολοτθείσαι εύκολα η ποή σοτ ςήμασορ Πποσιμάσαι από ατσούρ ποτ έφοτν εξοικείψςη με σο ηλεκσπολογικό ςφέδιο Διάγπαμμα λογικών πτλών (FBD Function Block Diagram) Γπαυική γλώςςα ππογπαμμασιςμού Οι ενσολέρ αναπαπίςσανσαι με blocks ποτ θτμίζοτν λογικέρ πύλερ Πιο κονσά ςση λογική σψν χηυιακών ηλεκσπονικών Πποσιμάσαι από ατσούρ ποτ έφοτν εξοικείψςη με σην χηυιακή ςφεδίαςη Δρ Αριςτείδησ Ε. Κυπράκησ 6

7 LD Ενσολέρ ανάγνψςηρ μνήμηρ «Υοπσώνοτν» ση λογική κασάςσαςη (0 ή 1) κάποιαρ θέςηρ μνήμηρ Ενσολή LD (Load): Διαβάζει μια θέςη μνήμηρ Ενσολή LDN (Load NOT): Διαβάζει σο ανσίςσπουο μιαρ θέςηρ μνήμηρ Φπηςιμοποιούνσαι για σην ανάγνψςη σηρ ππώσηρ ειςόδοτ μιαρ λογικήρ ππάξηρ Παπαδείγμασα: LD I 0.3 (Διάβαςε σην είςοδο 0.3) LDΝ I 1.6 (Διάβαςε σο ανσίςσπουο σηρ ειςόδοτ 1.6) Δρ Αριςτείδησ Ε. Κυπράκησ 7

8 Ενσολέρ λογικών ππάξεψν Εκσελούν σιρ γνψςσέρ λογικέρ ππάξειρ Ενσολή Α (AND) και AN (AND NOT) Ενσολή O (OR) και ON (OR NOT) Ενσολή = (απόδοςη αποσελέςμασορ λογικήρ ππάξηρ ςε κάποια έξοδο ή θέςη μνήμηρ) Ενσολέρ ατσοςτγκπάσηςηρ Ενσολή S (SET): Κάνει σην έξοδο 1 και σην ατσοςτγκπασεί Ενσολή R (RESET): Κάνει σην έξοδο 0 και σην ατσοςτγκπασεί Ο απιθμόρ Ν δείφνει πόςα χηυία θα γίνοτν SET ή RESET, ξεκινώνσαρ από ση διεύθτνςη σοτ bit. Π.φ. για bit=q0.2 και Ν=4, σα bit Q0.2, Q0.3, Q0.4 και Q0.5 θα γίνοτν SET ή RESET. Δρ Αριςτείδησ Ε. Κυπράκησ 8

9 Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ Οι διακόπσερ είναι «κανονικά ανοικσοί» Για να ανάχει η λτφνία θα ππέπει να είναι και οι 2 επαυέρ κλειςσέρ Άπα θα ππέπει να πασηθούν και οι 2 διακόπσερ Παπάδειγμα: Καλψδίψςη σοτ PLC Επαυή «κανονικά ανοικσή» (Normally Open NO) Επαυή «κανονικά ανοικσή» (Normally Open NO) Δρ Αριςτείδησ Ε. Κυπράκησ 9

10 Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ Q0.0 = I0.0 * I0.1 LAD FBD Έλεγφορ κλειςσήρ επαυήρ Έλεγφορ κλειςσήρ επαυήρ STL LD I0.0 A I0.1 = Q0.0 Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ Ο διακόπσηρ S1 είναι «κανονικά ανοικσόρ», ενώ ο S2 «κανονικά κλειςσόρ» Για να ανάχει η λτφνία θα ππέπει να είναι και οι 2 επαυέρ κλειςσέρ Άπα θα ππέπει να πασηθεί ο S1 και να αυεθεί ο S2 Δρ Αριςτείδησ Ε. Κυπράκησ 10

11 Παπάδειγμα: Καλψδίψςη σοτ PLC Επαυή «κανονικά ανοικσή» (Normally Open NO) Επαυή «κανονικά κλειςσή» (Normally Closed - NC) Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ LAD Έλεγφορ κλειςσήρ επαυήρ Έλεγφορ ανοικσήρ επαυήρ ΠΡΟΟΦΗ ΛΑΘΟ! FBD Σο ππόγπαμμα ατσό δεν STL ανσιςσοιφεί ςσο ςφέδιο σοτ LD I0.0 κλαςικού ατσομασιςμού! AN I0.1 = Q0.0 Δρ Αριςτείδησ Ε. Κυπράκησ 11

12 Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ LAD Έλεγφορ κλειςσήρ επαυήρ Έλεγφορ κλειςσήρ επαυήρ σο ηλεκσπολογικό ςφέδιο υαίνεσαι όσι για να ανάχει η λτφνία θα ππέπει να είναι κλειςσέρ και οι 2 επαυέρ, ανεξάπσησα από σο αν έφοτν πασηθεί οι διακόπσερ ή όφι! Άπα ςσο διάγπαμμα ladder φπειάζεσαι έλεγφορ κλειςσήρ επαυήρ και ςσιρ 2 πεπιπσώςειρ! Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ Q0.0 = I0.0 + I0.1 Οι διακόπσερ είναι «κανονικά ανοικσοί» Για να ανάχει η λτφνία θα ππέπει να κλείςει είσε η μία, είσε η άλλη επαυή Άπα θα ππέπει να πασηθεί είσε ο S1, είσε ο S2 (είσε και οι 2) Δρ Αριςτείδησ Ε. Κυπράκησ 12

13 Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ Q0.0 = I0.0 + I0.1 LAD FBD STL LD I0.0 O I0.1 = Q0.0 Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ Q0.0 = I0.0 * I0.1 (NAND) Οι διακόπσερ είναι «κανονικά ανοικσοί» Για να ςβήςει η λτφνία θα ππέπει να είναι και οι 2 επαυέρ κλειςσέρ Άπα θα ππέπει να πασηθούν και οι 2 διακόπσερ και η λτφνία να ενεπγοποιηθεί από σην επαυή NC ενόρ βοηθησικού relay ποτ λεισοτπγεί ςαν ανσιςσπουέαρ (πύλη NOT) Δρ Αριςτείδησ Ε. Κυπράκησ 13

14 Παπάδειγμα: Απλέρ λογικέρ ππάξειρ Κλαςικόρ ατσομασιςμόρ Q0.0 = I0.0 * I0.1 (NAND) LAD FBD STL LD I0.0 A I0.1 NOT = Q0.0 Τπάπφει άλλορ σπόπορ τλοποίηςηρ σηρ λογικήρ ππάξηρ NAND; Τλοποίηςη XOR Κλαςικόρ ατσομασιςμόρ Q0.0 = (I0.0*I0.1)+(I0.0*I0.1) Για να ανάχει η λτφνία θα ππέπει πασηθεί μόνο ο έναρ διακόπσηρ (αποκλειςσικά!) σον κλαςικό ατσομασιςμό θα ππέπει να φπηςιμοποιηθούν και οι «κανονικά ανοικσέρ», και οι «κανονικά κλειςσέρ» επαυέρ σψν διακοπσών σον ατσομασιςμό με PLC απαισείσαι η ςύνδεςη μόνο μίαρ επαυήρ (NO ή NC) από σον κάθε διακόπση Δρ Αριςτείδησ Ε. Κυπράκησ 14

15 Παπάδειγμα: Καλψδίψςη σοτ PLC Επαυή «κανονικά ανοικσή» (Normally Open NO) Επαυή «κανονικά ανοικσή» (Normally Open NO) Τλοποίηςη XOR Κλαςικόρ ατσομασιςμόρ Q0.0 = (I0.0*I0.1)+(I0.0*I0.1) LAD Σο αποσέλεςμα θα ήσαν σο ίδιο και αν είφαν φπηςιμοποιηθεί οι NC επαυέρ σψν διακοπσών ανσί σψν NO! Δρ Αριςτείδησ Ε. Κυπράκησ 15

16 Παπάδειγμα ατσοςτγκπάσηςηρ (SET-RESET) Κλαςικόρ ατσομασιςμόρ Σο S2 (RESET) είναι «κανονικά κλειςσό» και σο S1 (SET) είναι «κανονικά ανοικσό» Πασώνσαρ ςσιγμιαία σο button S1 ενεπγοποιείσαι και ατσοςτγκπασείσαι σο relay ΚΜ1 και ανάβει η λτφνία Πασώνσαρ ςσιγμιαία σο button S2 απενεπγοποιείσαι σο relay ΚΜ1 και ςβήνει η λτφνία Παπάδειγμα ατσοςτγκπάσηςηρ (SET-RESET) Κλαςικόρ ατσομασιςμόρ LAD FBD STL LD I0.0 S Q0.0,1 LD I0.1 R Q0.0,1 Δρ Αριςτείδησ Ε. Κυπράκησ 16

17 Έλεγφορ λεισοτπγίαρ κινησήπα Θέλοτμε να έφοτμε εποπσικό έλεγφο σηρ λεισοτπγίαρ ενόρ κινησήπα ποτ βπίςκεσαι ςε άλλο φώπο. Ο κινησήπαρ ενεπγοποιείσαι όσαν πασηθεί σο button S2 και απενεπγοποιείσαι όσαν πασηθεί σο button S1. Όσαν ο κινησήπαρ λεισοτπγεί να ανάβει μία ππάςινη λτφνία, ενώ όσαν είναι εκσόρ να ανάβει μια κόκκινη. Ηλεκσπικά Κτκλώμασα Κύκλψμα ελέγφοτ Κύκλψμα ιςφύορ Δρ Αριςτείδησ Ε. Κυπράκησ 17

18 Πίνακαρ ανσιςσοιφιών Πεπιγπαυή τμβολιςμόρ Διεύθτνςη S7 Διεύθτνςη LOGO! Button STOP S1 I0.1 I1 Button START S2 I0.2 I2 Ρελαί ιςφύορ KM1 Q0.1 O1 Ππάςινη λτφνία H1 Q0.2 O2 Κόκκινη λτφνία H2 Q0.3 O3 ύνδεςη σοτ PLC Δρ Αριςτείδησ Ε. Κυπράκησ 18

19 Λύςη με βάςη σο ηλεκσπολογικό διάγπαμμα 1. Εξεσάζονσαρ σο ηλεκσπολογικό διάγπαμμα βπίςκοτμε όλερ σιρ πιθανέρ οδούρ σψν ςημάσψν ελέγφοτ. 2. ε κάθε οδό, για κάθε διακοπσικό ςσοιφείο (διακόπση, button, επαυή αιςθησηπίοτ κ.λπ.) ποτ ςτνανσάμε πποςθέσοτμε ςσο Ladder έναν έλεγφο κλειςσήρ επαυήρ, αδιαυόπψρ αν ο διακόπσηρ είναι κανονικά κλειςσόρ ή ανοικσόρ. 3. Όποτ ςτνανσάμε επαυή ποτ είναι έξοδορ κάποιοτ ςσοιφείοτ (βοηθ. πελέ, timer, counter κλπ.), πποςθέσοτμε ςσο Ladder έλεγφο κλειςσήρ επαυήρ για σιρ κανονικά ανοικσέρ, και έλεγφο ανοικσήρ επαυήρ για σιρ κανονικά κλειςσέρ Πιθανέρ οδοί ςημάσψν ελέγφοτ Δρ Αριςτείδησ Ε. Κυπράκησ 19

20 Διάγπαμμα Ladder Διάγπαμμα FBD Δρ Αριςτείδησ Ε. Κυπράκησ 20

21 Γλώςςα STL Ατσόμασο άνοιγμα κλείςιμο ςτπόμενηρ πόπσαρ Η πόπσα κινείσαι με ση βοήθεια DC κινησήπα. Σο button S1 ξεκινά σο άνοιγμα σηρ πόπσαρ, σο button S2 ξεκινά σο κλείςιμο, ενώ σο S3 είναι γενικό STOP. σα άκπα σηρ διαδπομήρ τπάπφοτν σεπμασικοί διακόπσερ για να ςσαμασούν σο άνοιγμα (S4) και κλείςιμο (S5) σηρ πόπσαρ. Η έξοδορ ενόρ υψσοκτσσάποτ (S6) ςσαμασά σο κλείςιμο αν κάποιο ανσικείμενο βπεθεί ςσην ποπεία σηρ πόπσαρ. Θα ππέπει να μην είναι δτνασή η ανσιςσπουή σηρ υοπάρ αν δεν πασηθεί ππώσα σο STOP. Δρ Αριςτείδησ Ε. Κυπράκησ 21

22 Ατσόμασο άνοιγμα κλείςιμο ςτπόμενηρ πόπσαρ Πεπιγπαυή τμβολιςμόρ Διεύθτνςη S7 Button ΑΝΟΙΓΜΑ S1 I0.1 Button ΚΛΕΙΙΜΟ S2 I0.2 Button STOP S3 I0.3 Σεπμασικόρ ΑΝ. S4 I0.4 Σεπμασικόρ ΚΛ. S5 I0.5 Υψσοδιακόπσηρ S6 I0.6 Ρελαί ΑΝΟΙΓΜΑ KM1 Q0.1 Ρελαί ΚΛΕΙΙΜΟ ΚΜ2 Q0.2 Ατσόμασο άνοιγμα κλείςιμο ςτπόμενηρ πόπσαρ ΑΝΟΙΓΜΑ STOP ΑΤΣΟΤΓΚΡΑΣΗΗ ΑΝΟΙΓΜΑ ΚΛΕΙΙΜΟ ΑΤΣΟΤΓΚΡΑΣΗΗ ΚΛΕΙΙΜΟ ΣΕΡΜΑ ΑΝΟΙΓΜΑ ΣΕΡΜΑ ΚΛΕΙΙΜΟ ΥΩΣΟΔΙΑΚΟΠΣΗ ΑΠΟΣΡΟΠΗ ΑΝΑΣΡΟΥΗ ΑΝΟΙΓΜΑ ΑΠΟΣΡΟΠΗ ΑΝΑΣΡΟΥΗ ΚΛΕΙΙΜΟ ΡΕΛΑΙ ΑΝΟΙΓΜΑ ΡΕΛΑΙ ΚΛΕΙΙΜΟ Δρ Αριςτείδησ Ε. Κυπράκησ 22

23 Ατσόμασο άνοιγμα κλείςιμο ςτπόμενηρ πόπσαρ Λύςη 1: Φπήςη ατσοςτγκπάσηςηρ εξόδψν Q0.1 και Q0.2 Ατσοςτγκπάσηςη εξόδψν Ατσόμασο άνοιγμα κλείςιμο ςτπόμενηρ πόπσαρ Λύςη 2(α): Φπήςη εξόδψν σύποτ Set-Reset Δρ Αριςτείδησ Ε. Κυπράκησ 23

24 Ατσόμασο άνοιγμα κλείςιμο ςτπόμενηρ πόπσαρ Λύςη 2(β) : Φπήςη εξόδψν σύποτ Set-Reset Δρ Αριςτείδησ Ε. Κυπράκησ 24