Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια χρήσης άλλου τύπου, αυτή πρέπει να αναφέρεται ρητώς.
4.1 Εισαγωγή Στο Κεφάλαιο 1 μάθατε πώς να σχεδιάζετε ολοκληρωμένα κυκλώματα, τα οποία εκτελούν τη λειτουργία για την οποία σχεδιάστηκαν. Στο παρόν κεφάλαιο θα μάθετε πώς να σχεδιάζετε ολοκληρωμένα κυκλώματα τα οποία θα εκτελούν τη λειτουργία τους καλά. Τα δύο ευρύτερα χρησιμοποιούμενα μέτρα που χαρακτηρίζουν ένα καλό ολοκληρωμένο είναι η ταχύτητα και η ισχύς το πρώτο εξετάζεται εδώ, ενώ το δεύτερο στο Κεφάλαιο 5. Και, επειδή η καθυστέρηση και η ισχύς επηρεάζονται τόσο από τους αγωγούς διασύνδεσης όσο και από τα τρανζίστορ, στο Κεφάλαιο 6 θα ασχοληθούμε με την ανάλυση και σχεδίαση των διασυνδέσεων. Τέλος, επειδή ένα ολοκληρωμένο δεν έχει καμιά αξία εάν δεν μπορεί να εκτελέσει αξιόπιστα τη λειτουργία του, στο Κεφάλαιο 7 θα εξετάσουμε ζητήματα ευρωστίας και αξιοπιστίας. Ο πλέον προφανής τρόπος χαρακτηρισμού ενός κυκλώματος είναι μέσω προσομοίωσης, η οποία είναι το θέμα του Κεφαλαίου 8. Δυστυχώς, οι προσομοιώσεις μας λένε μόνο πώς συμπεριφέρεται ένα συγκεκριμένο κύκλωμα όχι πώς θα πρέπει να το προσαρμόσουμε για να το κάνουμε καλύτερο. Υπάρχουν τόσο πολλοί βαθμοί ελευθερίας στη σχεδίαση ολοκληρωμένων, που συνήθως δεν είναι πρακτικό το να διερευνήσει κανείς όλες τις εναλλακτικές επιλογές μέσω προσομοίωσης (παρότι ορισμένοι το επιχειρούν). Επιπλέον, εάν δεν έχουμε έστω και μια αμυδρή ιδέα σχετικά με το ποιο θα πρέπει να είναι το αποτέλεσμα της προσομοίωσης, είναι μάλλον απίθανο να εντοπίσουμε τα αναπόφευκτα σφάλματα στο μοντέλο προσομοίωσης που χρησιμοποιούμε. Οι μέτριοι μηχανικοί βασίζονται ολοκληρωτικά σε λογισμικό προσομοίωσης εν αντιθέσει, οι καλοί μηχανικοί αναπτύσσουν τη φυσική τους διαίσθηση, σε βαθμό που να μπορούν να κάνουν γρήγορες προβλέψεις για τη συμπεριφορά των κυκλωμάτων. Σ αυτό και στα επόμενα δύο κεφάλαια θα επικεντρωθούμε κυρίως στην ανάπτυξη απλών μοντέλων, ικανών να μας βοηθήσουν στην κατανόηση της απόδοσης ενός συστήματος. 3
Ορισμοί Θα ξεκινήσουμε με τους ορισμούς κάποιων μεγεθών, τα οποία απεικονίζονται στο Σχήμα 4.1: Χρόνος καθυστέρησης διάδοσης, tpd : ο μέγιστος χρόνος από τη στιγμή που η είσοδος υπερβαίνει το 50% έως τη στιγμή που η έξοδος υπερβαίνει το 50% Χρόνος καθυστέρησης μόλυνσης, tcd : ο ελάχιστος χρόνος από τη στιγμή που η είσοδος υπερβαίνει το 50% έως τη στιγμή που η έξοδος υπερβαίνει το 50% Χρόνος ανόδου, tr : ο χρόνος που απαιτείται για να ανέλθει η κυματομορφή από το 20% στο 80% της τιμής ηρεμίας (σταθερής κατάστασης) Χρόνος καθόδου, tf : ο χρόνος που απαιτείται για να κατέλθει η κυματομορφή από το 80% στο 20% της τιμής ηρεμίας Ρυθμός ακμής, trf = (tr + tf )/2 Διαισθητικά, μπορούμε να κατανοήσουμε ότι όταν μεταβάλλεται μια είσοδος, η έξοδος θα διατηρήσει την προηγούμενη τιμή της για τουλάχιστον το χρόνο καθυστέρησης μόλυνσης και θα λάβει τη νέα τιμή της το αργότερο μέχρι την καθυστέρηση διάδοσης. Σε ορισμένες περιπτώσεις, είναι χρήσιμη η διαφοροποίηση μεταξύ των καθυστερήσεων για την άνοδο της εξόδου tpdr/ tcdr και την κάθοδο της εξόδου, tpfr/tcdf. Συχνά, οι χρόνοι ανόδου/καθόδου αποκαλούνται κλίσεις (slopes), ή ρυθμοί ακμής (edge rates). ΣΧΗΜΑ 4.1 Καθυστέρηση διάδοσης και χρόνοι ανόδου/καθόδου. Οι χρόνοι ανόδου-tr /καθόδου-tf αποκαλούνται και κλίσεις (slopes), ή ρυθμοί ακμής (edge rates). Οι χρόνοι tpd και tcd αποκαλούνται επίσης μέγιστος χρόνος (max-time) και ελάχιστος χρόνος (min-time), αντίστοιχα. 4
Οδηγός - Φορτίο Η πύλη που φορτίζει ή εκφορτίζει έναν κόμβο αποκαλείται οδηγός (driver), ενώ οι πύλες και ο αγωγός που οδηγούνται αποκαλούνται φορτίο (load). Η καθυστέρηση διάδοσης είναι συνήθως το μέγεθος που παρουσιάζει το μεγαλύτερο ενδιαφέρον και συχνά αποκαλείται απλώς καθυστέρηση. A 2 1 Y 2 1 h αντίγραφα 5
Αναλυτής χρονισμού Ένας αναλυτής χρονισμού (timing analyzer) υπολογίζει τους χρόνους άφιξης δηλαδή, την αργότερη στιγμή κατά την οποία θα αλλάξει κατάσταση κάθε κόμβος σ ένα μπλοκ λογικής. Οι κόμβοι χαρακτηρίζονται ως είσοδοι, έξοδοι και εσωτερικοί κόμβοι. Ο χρήστης πρέπει να καθορίσει το χρόνο άφιξης των εισόδων και το χρόνο κατά τον οποίο πρέπει να φτάνουν τα δεδομένα στις εξόδους. Ο χρόνος άφιξης ai στον εσωτερικό κόμβο i εξαρτάται από την καθυστέρηση διάδοσης της πύλης που οδηγεί τον i και τους χρόνους άφιξης των εισόδων στην πύλη: Ο αναλυτής χρονισμού υπολογίζει τους χρόνους άφιξης σε κάθε κόμβο και ελέγχει εάν οι έξοδοι φτάνουν εντός του απαιτούμενου χρόνου. Η διαφορά μεταξύ του απαιτούμενου και του πραγματικού χρόνου άφιξης αποκαλείται κενό χρόνου (slack). Θετικό κενό χρόνου σημαίνει ότι το κύκλωμα ικανοποιεί τις προδιαγραφές χρονισμού. Αρνητικό κενό χρόνου σημαίνει ότι το κύκλωμα δεν είναι αρκετά γρήγορο. Το Σχήμα 4.2 απεικονίζει κόμβους, μαζί με τους χρόνους άφιξης. Εάν οι έξοδοι απαιτούνται όλες σε χρόνο 200 ps, το κύκλωμα έχει κενό χρόνου 60 ps. ΣΧΗΜΑ 4.2 Παράδειγμα χρόνων άφιξης. 6
Βελτιστοποίηση Χρονισμού Στις περισσότερες σχεδιάσεις θα υπάρχουν πολλά λογικά μονοπάτια τα οποία δεν θα απαιτούν καμιά προσπάθεια εκ μέρους του σχεδιαστή για τη βελτίωση της ταχύτητάς τους, διότι θα είναι ήδη επαρκώς γρήγορα για το σύστημα. Ωστόσο, υπάρχει συνήθως κι ένας αριθμός μονοπατιών, τα αποκαλούμενα κρίσιμα μονοπάτια (critical paths), τα οποία περιορίζουν την ταχύτητα λειτουργίας του συστήματος και απαιτούν προσοχή στις λεπτομέρειες χρονισμού. Τα κρίσιμα μονοπάτια μπορούν να επηρεαστούν σε τέσσερα κύρια επίπεδα: Το επίπεδο αρχιτεκτονικής/μικροαρχιτεκτονικής Το επίπεδο λογικής Το επίπεδο κυκλώματος Το επίπεδο φυσικού σχεδίου Τα μεγαλύτερα οφέλη επιτυγχάνονται με τη χρήση μιας καλής μικροαρχιτεκτονικής. Αυτό απαιτεί ευρεία γνώση τόσο των αλγορίθμων που υλοποιούν τη συνάρτηση, όσο και της τεχνολογίας-στόχου για παράδειγμα, πόσες καθυστερήσεις πυλών χωρούν σ έναν κύκλο ρολογιού, πόσο γρήγορα εκτελείται η πρόσθεση, πόσο γρήγορα προσπελάζονται οι μνήμες και πόσος χρόνος απαιτείται για τη διάδοση των σημάτων κατά μήκος ενός αγωγού. Ορισμένοι από τους συμβιβασμούς που γίνονται στο επίπεδο της μικροαρχιτεκτονικής αφορούν τον αριθμό των σταδίων διοχέτευσης, τον αριθμό των μονάδων εκτέλεσης (παράλληλη εκτέλεση, παραλληλισμός), καθώς και το μέγεθος των μνημών. Το επόμενο επίπεδο στο οποίο μπορεί να επιχειρηθεί βελτιστοποίηση του χρονισμού είναι το επίπεδο λογικής. Στους συμβιβασμούς εδώ περιλαμβάνονται οι τύποι των λειτουργικών μπλοκ (π.χ., χρήση αθροιστών διάδοσης κρατουμένου αντί για αθροιστές πρόβλεψης κρατουμένου), ο αριθμός των σταδίων πυλών στον κύκλο ρολογιού και ο βαθμός οδήγησης εισόδου (fan-in) και εξόδου (fan-out) των πυλών. Ο μετασχηματισμός από τη συνάρτηση σε πύλες και καταχωρητές μπορεί να γίνεται εκ πείρας, με πειραματισμό, ή με λογική σύνθεση. Να θυμάστε, ωστόσο, ότι η δεξιοτεχνία στη σχεδίαση της λογικής δεν μπορεί να διορθώσει τα προβλήματα μιας κακής μικροαρχιτεκτονικής. 7
Βελτιστοποίηση σε επίπεδο κυκλώματος Αφού επιλεχθεί η λογική, η καθυστέρηση μπορεί να βελτιστοποιηθεί σε επίπεδο κυκλώματος, επιλέγοντας κατάλληλα μεγέθη τρανζίστορ ή χρησιμοποιώντας άλλο στιλ λογικής CMOS. Τέλος, η καθυστέρηση εξαρτάται από το φυσικό σχέδιο. Η χωροθέτηση (χειροκίνητη ή αυτόματα παραγόμενη) είναι ιδιαίτερα σημαντική επειδή καθορίζει τα μήκη των αγωγών που συνεισφέρουν περισσότερο στην καθυστέρηση. Η καλή χωροθέτηση των κυττάρων μπορεί επίσης να μειώσει την παρασιτική χωρητικότητα. Πολλοί σχεδιαστές που δουλεύουν στο επίπεδο RTL δεν κατεβαίνουν ποτέ κάτω από το επίπεδο της μικροαρχιτεκτονικής. Μια κοινή πρακτική σχεδιασμού είναι η συγγραφή κώδικα RTL, στη συνέχεια η σύνθεση (επιτρέποντας στο εργαλείο σύνθεσης να φροντίσει για τις βελτιστοποιήσεις του χρονισμού στα επίπεδα λογικής, κυκλώματος και τοποθέτησης) και τέλος ο έλεγχος για να διαπιστωθεί εάν τα αποτελέσματα είναι επαρκώς γρήγορα. Εάν δεν είναι, ο σχεδιαστής ξαναγράφει τον κώδικα RTL με περισσότερο παραλληλισμό ή διοχέτευση, ή αλλάζει τον αλγόριθμο και επαναλαμβάνει τη διαδικασία, έως ότου να ικανοποιούνται οι απαιτήσεις χρονισμού. Οι αναλυτές χρονισμού ελέγχουν εάν το κύκλωμα ικανοποιεί όλες τις απαιτήσεις και τους περιορισμούς που έχουν τεθεί για το χρονισμό. Εάν δεν κατανοεί τα χαμηλότερα επίπεδα αφαίρεσης στα οποία λειτουργεί το εργαλείο σύνθεσης, ο σχεδιαστής θα δυσκολευτεί να επιτύχει το σωστό χρονισμό σ ένα απαιτητικό σύστημα. 8
Υπολογισμός καθυστέρησης Αυτό το κεφάλαιο επικεντρώνεται στις βελτιστοποιήσεις που λαμβάνουν χώρα σε επίπεδο λογικής και κυκλώματος, με την επιλογή του αριθμού των σταδίων λογικής, των τύπων των πυλών και των μεγεθών των τρανζίστορ. Θα ξεκινήσουμε εξετάζοντας τη μεταβατική απόκριση (transient response) ενός αντιστροφέα. Χρησιμοποιώντας τα μοντέλα στοιχείων, μπορούμε να υπολογίσουμε την τάση ως συνάρτηση του χρόνου, καθώς και την καθυστέρηση. Θα επικεντρωθούμε στην ανάπτυξη απλούστερων μοντέλων, τα οποία μπορούν να διαφωτίσουν περισσότερο το σχεδιαστή. Το μοντέλο καθυστέρησης RC αντιμετωπίζει (προσεγγιστικά) ένα τρανζίστορ που μεταγάγει ως ενεργή αντίσταση και παρέχει έναν τρόπο για τον υπολογισμό της καθυστέρησης, χρησιμοποιώντας αριθμητικές τιμές αντί για διαφορικές εξισώσεις. Η μέθοδος του Λογικού Φόρτου απλοποιεί ακόμα περισσότερο το μοντέλο και αποτελεί ένα ισχυρό εργαλείο για τον υπολογισμό της καθυστέρησης σε κυκλώματα. Το κεφάλαιο ολοκληρώνεται με μια περιγραφή άλλων μοντέλων καθυστέρησης που χρησιμοποιούνται για την ανάλυση χρονισμού. 9
Υπολογισμός καθυστέρησης με Προσομοίωση Με βάση το φυσικό μοντέλο για ένα κύκλωμα, προκύπτει η διαφορική εξίσωση για τον υπολογισμό της καθυστέρησης. Η φυσική μοντελοποίηση υποδεικνύει ότι η καθυστέρηση αυξάνεται ανάλογα με τη χωρητικότητα εξόδου και μειώνεται με το ρεύμα οδήγησης. Οι διαφορικές εξισώσεις χρησιμοποιούν το ιδανικό μοντέλο για το ρεύμα των τρανζίστορ, το οποίο είναι ανακριβές για τις σύγχρονες τεχνολογίες κατασκευής. Επιπλέον, επειδή οι εξισώσεις είναι έντονα μη-γραμμικές για να έχουν λύση κλειστού τύπου, πρέπει να επιλύονται αριθμητικά και παρέχουν ελάχιστη πληροφόρηση για την καθυστέρηση. Οι προσομοιωτές κυκλωμάτων (SPICE) αυτοματοποιούν αυτή τη διαδικασία χρησιμοποιώντας περισσότερο ακριβείς εξισώσεις για την καθυστέρηση και παρέχουν καλές προβλέψεις του χρόνου καθυστέρησης, αλλά προσφέρουν ακόμα λιγότερη πληροφόρηση. 2.0 1.5 1.0 (V) V in t pdf = 66ps t pdr = 83ps 0.5 V out 0.0 10 0.0 200p 400p 600p 800p 1n t(s)
Μοντέλο Καθυστέρησης RC Τα μοντέλα καθυστέρησης RC προσεγγίζουν τις μη-γραμμικές χαρακτηριστικές I-V και C-V των τρανζίστορ με μια μέση τιμή αντίστασης και χωρητικότητας για όλο το εύρος μεταγωγής (switching range) της πύλης. Αυτή η προσέγγιση δίνει αξιοσημείωτα καλά αποτελέσματα για την εκτίμηση της καθυστέρησης. Ενεργή Αντίσταση Το μοντέλο καθυστέρησης RC αντιμετωπίζει ένα τρανζίστορ ως ένα διακόπτη εν σειρά με μια αντίσταση. Η ενεργή αντίσταση (effective resistance) είναι ο λόγος της τάσης V ds προς το ρεύμα I ds υπολογισμένος ως μέσος όρος για το χρονικό διάστημα μεταγωγής που μας ενδιαφέρει. (I ds = V ds /R) Ένα μοναδιαίο nmos τρανζίστορ ορίζεται ότι έχει ενεργή αντίσταση R. Το μέγεθος του μοναδιαίου τρανζίστορ μπορεί να είναι οποιοδήποτε, αλλά κατά σύμβαση αναφέρεται σ ένα τρανζίστορ με ελάχιστο μήκος και ελάχιστο πλάτος διάχυσης με επαφή (δηλαδή, 4/2 λ). Εναλλακτικά, μπορεί να αναφέρεται στο πλάτος του nmos τρανζίστορ σ έναν ελάχιστου μεγέθους αντιστροφέα μιας βιβλιοθήκης τυποποιημένων κυττάρων. Ένα nmos τρανζίστορ με k-πλάσιο από το μοναδιαίο πλάτος έχει αντίσταση R/k επειδή αποδίδει k-πλάσιο ρεύμα. Ένα μοναδιαίο pmos τρανζίστορ έχει μεγαλύτερη αντίσταση, γενικά στο εύρος τιμών 2R 3R, λόγω της χαμηλότερης ευκινησίας. Σύμφωνα με το ιδανικό μοντέλο, το ρεύμα μειώνεται γραμμικά με το μήκος καναλιού και άρα η αντίσταση είναι ανάλογη του μήκους, L. Επιπλέον, η αντίσταση δύο εν σειρά τρανζίστορ είναι το άθροισμα των αντιστάσεων εκάστου τρανζίστορ. 11
Χωρητικότητα Πύλης και Διάχυσης Κάθε τρανζίστορ έχει επίσης χωρητικότητα πύλης και διάχυσης. Ορίζουμε ως C τη χωρητικότητα πύλης ενός μοναδιαίου τρανζίστορ και των δύο τύπων. Ένα τρανζίστορ με k-πλάσιο από το μοναδιαίο πλάτος έχει χωρητικότητα kc. Η χωρητικότητα διάχυσης εξαρτάται από το μέγεθος της περιοχής πηγής/υποδοχής. Χρησιμοποιώντας προσεγγίσεις, υποθέτουμε ότι η πηγή ή η υποδοχή ενός μοναδιαίου τρανζίστορ θα έχει επίσης χωρητικότητα περίπου ίση με C. Τα πλατύτερα τρανζίστορ έχουν αναλογικά μεγαλύτερη χωρητικότητα διάχυσης. Όταν αυξάνεται το μήκος καναλιού, αυξάνεται αναλογικά η χωρητικότητα πύλης, αλλά δεν επηρεάζεται η χωρητικότητα διάχυσης. Αν και οι χωρητικότητες έχουν μη-γραμμική εξάρτηση από την τάση, χρησιμοποιούμε μια μέση τιμή. Κατά προσέγγιση εκτιμάμε ότι η χωρητικότητα C για ένα τρανζίστορ ελάχιστου μήκους είναι 1 ff ανά μm πλάτους. Συνεπώς, σε μια τεχνολογία κατασκευής 65 nm μ ένα μοναδιαίο τρανζίστορ να έχει πλάτος 0.1 μm, η C είναι περίπου 0.1 ff. C = C g = C s = C d = 2 ff/μm για τεχνολογία έως 0.6 μm. Σταδιακά οι τιμές αυτές συγκλίνουν σε 1 ff/μm για νανομετρικές τεχνολογίες (65 nm). 12
Ισοδύναμα RC Κυκλώματα Το Σχήμα 4.5 παρουσιάζει ισοδύναμα κυκλωματικά μοντέλα RC για nmos και pmos τρανζίστορ με πλάτος k και διάχυση με επαφή τόσο στην πηγή όσο και στην υποδοχή. Το pmos τρανζίστορ έχει περίπου διπλάσια αντίσταση από το nmos, επειδή οι οπές έχουν χαμηλότερη ευκινησία από τα ηλεκτρόνια. Οι πυκνωτές για το pmos τρανζίστορ παρουσιάζονται με την VDD ως δεύτερο ακροδέκτη επειδή το n-πηγάδι συνδέεται συνήθως στην υψηλή στάθμη. Ωστόσο, όσον αφορά την καθυστέρηση, επειδή η τάση του δεύτερου ακροδέκτη, παραμένει σταθερή σχεδιάζουμε το δεύτερο ακροδέκτη ως γείωση, χάριν ευκολίας. g d k s g d R/k kc s kc kc g d k s g s kc 2R/k kc kc d 13
Υπολογισμός καθυστέρησης αναστροφέα - 1 Στο Σχήμα παρουσιάζεται το ισοδύναμο κύκλωμα για έναν αντιστροφέα FO1 (fanout 1) με αμελητέα χωρητικότητα αγωγών. Οι μοναδιαίοι αντιστροφείς του Σχήματος απαρτίζονται από ένα nmos τρανζίστορ μοναδιαίου μεγέθους κι ένα pmos τρανζίστορ με διπλάσιο από το μοναδιαίο πλάτος για να επιτευχθούν ίσες αντιστάσεις ανόδου και καθόδου. R 2C A 2 1 Y 2 1 R 2C C Y 2C C R 2C C 2C C C 14
Υπολογισμός καθυστέρησης αναστροφέα - 2 Στο Σχήμα (b) παρουσιάζεται ένα ισοδύναμο κύκλωμα, με τον πρώτο αντιστροφέα να οδηγεί την πύλη του δεύτερου αντιστροφέα. Εάν η είσοδος A ανέρχεται, το nmos τρανζίστορ θα είναι ON και το pmos θα είναι OFF. Το Σχήμα (c) απεικονίζει αυτή την περίπτωση, αλλά χωρίς να περιλαμβάνει τους διακόπτες. Δεν περιλαμβάνονται επίσης οι πυκνωτές που είναι συνδεδεμένοι μεταξύ δύο σταθερών τροφοδοσιών, επειδή δεν φορτίζονται, ούτε εκφορτίζονται. Η συνολική χωρητικότητα στην έξοδο Y είναι 6C. d = 6RC 15
Βηματική απόκριση πρώτης τάξης Η λύση της διαφορικής εξίσωσης που περιγράφει το κύκλωμα αποκαλείται μεταβατική απόκριση (transient response) και η καθυστέρηση είναι ο χρόνος που χρειάζεται η έξοδος για να φτάσει σε τιμή V DD /2. Η διαφορική εξίσωση βασίζεται στη φόρτιση ή εκφόρτιση χωρητικοτήτων στο κύκλωμα. Το κύκλωμα χρειάζεται χρόνο για να αλλάξει κατάσταση, επειδή η χωρητικότητα δεν μπορεί να αλλάξει την τάση του ακαριαία. Εάν η χωρητικότητα C φορτίζεται με ρεύμα I, η τάση στον πυκνωτή μεταβάλλεται ως εξής: I =CdV/dt. Εφαρμόζουμε το μοντέλο RC για να υπολογίσουμε τη βηματική απόκριση συστήματος πρώτης τάξης. Το σύστημα έχει συνάρτηση μεταφοράς όπου τ =RC. Η καθυστέρηση διάδοσης είναι ο χρόνος κατά τον οποίο η Vout φτάνει στην τιμή VDD /2, όπως υποδεικνύει το Σχήμα 4.9. t pd = RC ln 2 16
Σύγκριση Μοντέλων Καθυστέρησης 17
Παράδειγμα: πύλη NAND 3 εισόδων Σχεδιάστε μια πύλη NAND 3 εισόδων με τρανζίστορ των οποίων τα πλάτη επιλέγονται ώστε να επιτυγχάνεται αντίσταση ανόδου και καθόδου ίση με αυτή ενός μοναδιαίου αντιστροφέα (R). Στην πύλη, επισημάνετε τις χωρητικότητες πύλης και διάχυσης. Υποθέστε ότι όλοι οι κόμβοι διάχυσης έχουν επαφή. Στη συνέχεια σχεδιάστε ισοδύναμα κυκλώματα για την καθοδική μετάβαση της εξόδου και για τη χείριστη περίπτωση της ανοδικής μετάβασης της εξόδου. 2 2 2 3 3 3 18
Πυκνωτές πύλης NAND 3 εισόδων Στην πύλη, επισημαίνονται οι χωρητικότητες πύλης και διάχυσης. 2 2 2 3 3 3 2 2 2 2C 2C 2C 2C 2C 2 2 2 2C 2C 3 3C 3 3C 3 3C 2C 2C 3C 3C 3C 3C 5C 5C 5C 3 3 3 3C 3C 9C 19
Καθυστέρηση Elmore Τα τρανζίστορ που είναι ON λαμβάνονται ως αντιστάσεις. Τα κυκλώματα Pull-up or pull-down μοντελοποιούνται ως RC δικτύωμα. Η Καθυστέρηση Elmore ενός δικτυώματος RC που αποτελείται από i κόμβους υπολογίζεται ως το άθροισμα των χρονικών σταθερών C i R i-source, όπου C i η χωρητικότητα του κόμβου και R i-source η αντίσταση από την είσοδο της πηγής τάσης (που φορτίζει ή εκφορτίζει την έξοδο) έως τον κόμβο i. t R C pd i to source i nodes i R C R R C... R R... R C 1 1 1 2 2 1 2 R 1 R 2 R 3 R N N N C 1 C 2 C 3 C N 20
Παράδειγμα: πύλη NAND 3 εισόδων Υπολογίστε τους χρόνους t pdf και t pdr για την πύλη NAND 3 εισόδων εάν η έξοδος έχει ως φορτίο h πανομοιότυπες πύλες NAND. Ο κόμβος n 1 έχει χωρητικότητα 3C και αντίσταση R/3 προς τη γείωση. Ο κόμβος n 2 έχει χωρητικότητα 3C και αντίσταση (R/3 + R/3) προς τη γείωση. Ο κόμβος Y έχει χωρητικότητα (9 + 5h)C και αντίσταση (R/3 + R/3 + R/3) προς τη γείωση. Η καθυστέρηση Elmore για την καθοδική έξοδο είναι το άθροισμα αυτών των γινομένων RC, t pdf = (3C)(R/3) + (3C)(R/3 + R/3) + (9 + 5h)C(R/3 + R/3 + R/3) = (12 + 5h)RC. Για την ανοδική έξοδο είναι: t pdr =(3C)(R+R/3) + (3C)(R + 2R/3) + (9 + 5h)RC= (15+5h)RC h copies 2 2 2 3 3 3 n 1 9C n 2 3C 3C Y 5hC tpdr 15 5h RC 3 R 3 R R 3 3 3 9 5 R R R t pdf C C h C 3 3 3 RC 2 RC (9RC 5 hrc) 12 5h RC 21
Συνιστώσες καθυστέρησης Η καθυστέρηση αποτελείται από δύο συνιστώσες. Η παρασιτική καθυστέρηση είναι ο χρόνος που χρειάζεται μια πύλη για να οδηγήσει τη δική της, εσωτερική χωρητικότητα διάχυσης. Αυξάνοντας το πλάτος των τρανζίστορ μειώνεται η αντίσταση, αλλά αυξάνεται η χωρητικότητα, οπότε η παρασιτική καθυστέρηση είναι, στην ιδανική περίπτωση, ανεξάρτητη από το μέγεθος της πύλης. Η καθυστέρηση φόρτου (effort delay) εξαρτάται από το λόγο h της εξωτερικής χωρητικότητας φορτίου προς τη χωρητικότητα εισόδου και άρα μεταβάλλεται με το πλάτος των τρανζίστορ. Επίσης εξαρτάται από την πολυπλοκότητα της πύλης. Ο λόγος χωρητικοτήτων αποκαλείται βαθμός οδήγησης εξόδου (fanout), ή ηλεκτρικός φόρτος (electrical effort) και ο όρος που υποδεικνύει την πολυπλοκότητα των πυλών αποκαλείται λογικός φόρτος (logical effort). Για παράδειγμα, ένας αντιστροφέας με καθυστέρηση d = h + 1, έχει παρασιτική καθυστέρηση 1 και ο λογικός φόρτος είναι επίσης 1. Η NAND3 έχει χείριστη καθυστέρηση d = (5/3)h + 5. Συνεπώς, έχει παρασιτική καθυστέρηση 5 και λογικό φόρτο 5/3. 22
Καθυστέρηση μόλυνσης (Ελάχιστη) Υπολογίστε τις καθυστερήσεις μόλυνσης t cdf και t cdr για την πύλη NAND 3 εισόδων, εάν η έξοδος έχει φορτίο h πανομοιότυπες πύλες NAND. Η καθυστέρηση μόλυνσης είναι η ταχύτερη στην οποία μπορεί να μεταγάγει η πύλη. Για την καθοδική μετάβαση, η βέλτιστη περίπτωση είναι τα δύο κάτω nmos τρανζίστορ να είναι ήδη ON όταν αρχίζει να άγει το κορυφαίο. Σ αυτή την περίπτωση, οι χωρητικότητες διάχυσης στους κόμβους n 1 και n 2 έχουν ήδη εκφορτιστεί και δεν συνεισφέρουν στην καθυστέρηση. Το ισοδύναμο κύκλωμα και η καθυστέρηση είναι t cdf = (3R/3 )(9C + 5hC)=(9 + 5h)RC. Για την ανοδική μετάβαση, η βέλτιστη περίπτωση είναι αυτή όπου και τα τρία pmos τρανζίστορ άγουν ταυτόχρονα. Τα nmos τρανζίστορ αποκόπτουν (OFF), οπότε τα n1 και n2 δεν συνδέονται στην έξοδο και δεν συνεισφέρουν στην καθυστέρηση. Τα εν παραλλήλω τρανζίστορ αποδίδουν τριπλάσιο ρεύμα, οπότε η καθυστέρηση είναι tcdr = (3 + (5/3)h)RC. 2 2 2 3 3 3 n 1 9C n 2 3C 3C Y 5hC R 5 tcdr 9 5h C 3 h RC 3 3 23
Χωρητικότητα Διάχυσης Ο κόμβος εξόδου έχει τις ακόλουθες χωρητικότητες διάχυσης: 3C από την υποδοχή του nmos τρανζίστορ, 2C από την απομονωμένη υποδοχή του pmos τρανζίστορ και 2C από τις υποδοχές ενός ζεύγους pmos τρανζίστορ που μοιράζονται μια επαφή. Συνεπώς, η πραγματική χωρητικότητα διάχυσης στην έξοδο είναι 7C, αντί των 9C που προβλέψαμε προηγουμένως. Shared Contacted Diffusion Merged Uncontacted Diffusion 2C 2C Isolated Contacted Diffusion 2 2 2 3 3 7C 3C 3C 3C 3C 3 3C 24
Στιλ φυσικού σχεδίου: (α) συμβατικό, (β) διπλωμένο. Η χωρητικότητα διάχυσης μπορεί επίσης να μειωθεί διπλώνοντας (folding) τα πλατιά τρανζίστορ. Το Σχήμα (a) παρουσιάζει ένα συμβατικό φυσικό σχέδιο ενός αντιστροφέα 24/12 λ. Επειδή ένα μοναδιαίο (4 λ) τρανζίστορ έχει χωρητικότητα διάχυσης C, ο αντιστροφέας έχει συνολική χωρητικότητα διάχυσης 9C. Στο διπλωμένο φυσικό σχέδιο του Σχήματος (b), κάθε τρανζίστορ κατασκευάζεται από δύο παράλληλα στοιχεία μισού πλάτους. Η επιφάνεια διάχυσης έχει μειωθεί κατά ένα συντελεστή 2, πράγμα το οποίο μειώνει τη χωρητικότητα διάχυσης στα 4.5C. Γενικά, τα φυσικά σχέδια με διπλωμένα τρανζίστορ παρέχουν χαμηλότερη παρασιτική καθυστέρηση. Ένα φυσικό σχέδιο με διπλωμένα τρανζίστορ μπορεί επίσης να ταιριάξει καλύτερα σ ένα τυποποιημένο κύτταρο περιορισμένου ύψους και οι μικρότερου μήκους γραμμές πολυπυριτίου έχουν χαμηλότερη αντίσταση. Για όλους αυτούς τους λόγους, τα πλατιά τρανζίστορ διπλώνονται στο φυσικό σχέδιο. Σε ορισμένες νανομετρικές τεχνολογίες κατασκευής (γενικά, από τον κόμβο των 45 nm και κάτω), χρησιμοποιείται περιορισμένη γκάμα βημάτων απόστασης (pitch) για τις πύλες των τρανζίστορ, με στόχο τη βελτίωση της «κατασκευασιμότητας» και τη μείωση των διακυμάνσεων της κατασκευαστικής διαδικασίας. Επιπλέον, η χρήση ενός και μόνο, τυποποιημένου πλάτους για τα τρανζίστορ μπορεί να μειώσει τις διακυμάνσεις που εισάγει η κατασκευαστική διαδικασία. 25
Σύγκριση Layout Ποιό layout είναι καλύτερο; V DD A B V DD A B Y Y GND GND 26
Το Μοντέλο Γραμμικής Καθυστέρησης Η καθυστέρηση εκφράζεται σε μονάδες ανεξάρτητες τεχνολογίας Η καθυστέρηση έχει δυο συνιστώσες: d = f + p f: καθυστέρηση φόρτου = gh (φόρτος σταδίου) Που έχει πάλι δυο συνιστώσες g: λογικός φόρτος Μετράει την σχετική ικανότητα της πύλης να παρέχει ρεύμα g 1 για αναστροφέα h: ηλεκτρικός φόρτος= C out / C in Ο λόγος της χωρητικότητας εξόδου προς αυτήν της εισόδου Ονομάζεται και fanout p: παρασιτική καθυστέρηση Αντιστοιχεί στην καθυστέρηση της πύλης με μηδενικό φορτίο. Καθορίζεται από τις εσωτερικές παρασιτικές χωρητικότητες. 27
Διαγράμματα καθυστέρησης d = f + p = gh + p Τι γίνεται με την NOR2 ; Κανονικοποιημένη καθυστέρηση : d 6 5 4 3 2 1 0 2-input NAND Αναστροφέας g = 1 p = 1 d = h + 1 g = 4/3 p = 2 d = (4/3)h + 2 f=καθυστέρηση φόρτου p=παρασιτική καθυστέρηση 0 1 2 3 4 5 Ηλεκτρικός φόρτος: h = C out / C in 28
Υπολογισμός Λογικού Φόρτου Ο λογικός φόρτος μιας πύλης ορίζεται ως ο λόγος της χωρητικότητας εισόδου της πύλης προς τη χωρητικότητα εισόδου ενός αντιστροφέα ο οποίος μπορεί να δώσει το ίδιο ρεύμα εξόδου. Ισοδύναμα, ο λογικός φόρτος υποδεικνύει πόσο χειρότερη, συγκριτικά με τον αντιστροφέα, είναι η πύλη στο να παράγει ρεύμα εξόδου, με δεδομένο ότι κάθε είσοδος της πύλης μπορεί μόνο να παρουσιάζει τόση χωρητικότητα εισόδου όση ο αντιστροφέας. Ο λογικός φόρτος μπορεί να μετρηθεί με προσομοίωση, με χρήση διαγραμμάτων καθυστέρησης συναρτήσει του βαθμού οδήγησης εξόδου: είναι ο λόγος της κλίσης της καθυστέρησης της πύλης προς την κλίση της καθυστέρησης ενός αντιστροφέα. Το Σχήμα παρουσιάζει τις πύλες αντιστροφέα, NAND και NOR με πλάτη τρανζίστορ επιλεγμένα ώστε να επιτυγχάνεται μοναδιαία αντίσταση, υποθέτοντας ότι τα pmos τρανζίστορ έχουν την διπλάσια αντίσταση από τα nmos. Ο αντιστροφέας παρουσιάζει 3 μονάδες χωρητικότητας εισόδου. Η NAND παρουσιάζει πέντε μονάδες χωρητικότητας σε κάθε είσοδο, οπότε ο λογικός φόρτος είναι 5/3. Παρόμοια, η NOR παρουσιάζει επτά μονάδες χωρητικότητας, οπότε ο λογικός φόρτος είναι 7/3. Γενικά οι πύλες NAND είναι καλύτερες από τις πύλες NOR, επειδή οι πύλες NOR έχουν αργά pmos τρανζίστορ εν σειρά. A 2 1 Y A B 2 2 2 2 Y A B 4 4 1 1 Y C in = 3 g = 3/3 C in = 4 g = 4/3 C in = 5 g = 5/3 29
Λογικός φόρτος κοινών πυλών Τύπος πύλης Αριθμός εισόδων 1 2 3 4 n Αναστροφέας 1 NAND 4/3 5/3 6/3 (n+2)/3 NOR 5/3 7/3 9/3 (2n+1)/3 στοιχεία τριών καταστάσεων - πολυπλέκτες 2 2 2 2 2 XOR, XNOR 4, 4 6, 12, 6 8, 16, 16, 8 30
Παρασιτική καθυστέρηση κοινών πυλών Τύπος πύλης Αριθμός εισόδων 1 2 3 4 n Αναστροφέας 1 NAND 2 3 4 n NOR 2 3 4 n στοιχεία τριών καταστάσεων - πολυπλέκτες 2 4 6 8 2n XOR, XNOR 4 6 8 31
Παράδειγμα: Αντιστροφέας FO4 Χρησιμοποιήστε το μοντέλο γραμμικής καθυστέρησης για να υπολογίσετε την καθυστέρηση ενός αντιστροφέα FO4 από το Παράδειγμα 4.6. Υποθέστε ότι ο αντιστροφέας κατασκευάζεται με τεχνολογία 65 nm, με τ = 3 ps. ΛΥΣΗ: Ο λογικός φόρτος του αντιστροφέα είναι, εξ ορισμού, g = 1. Ο ηλεκτρικός φόρτος είναι 4 επειδή το φορτίο είναι τέσσερις πύλες ίσου μεγέθους. Η παρασιτική καθυστέρηση ενός αντιστροφέα είναι p inv 1. Η συνολική καθυστέρηση είναι d = gh + p = 1 4 + 1 = 5 σε κανονικοποιημένους όρους, ή t pd = d*τ =15 ps σε απόλυτους όρους. d Logical Effort: g = 1 Electrical Effort: h = 4 Parasitic Delay: p = 1 Stage Delay: d = 5 The FO4 delay is about 300 ps in 0.6 mm process 15 ps in a 65 nm process 32
Λογικά δίκτυα πολλών σταδίων Η μεθοδολογία του Λογικού φόρτου μπορεί να γενικευθεί για δίκτυα πολλών σταδίων Λογικός φόρτος διαδρομής: G g i Ηλεκτρικός φόρτος διαδρομής: H C C out path in path h i Συνολικός φόρτος διαδρομής: F fi gihi GH 33
Καθυστέρηση σε διαδρομές πολλών σταδίων Καθυστέρηση φόρτου διαδρομής Παρασιτική καθυστέρηση διαδρομής Συνολική καθυστέρηση διαδρομής D F f P p i i i F D d D P 3 g 1 = 1 h 1 = x/3 f 1 =g 1 h 1 =x/3 x g 2 = 5/3 h 2 = y/x f 2 =g 2 h 2 =5y/3x y g 3 = 4/3 h 3 = z/y f 3 =g 3 h 3 =4z/3y z g 4 = 1 h 4 = 22/z f 4 =g 4 h 4 =22/z 22 P 4 p 1 2 2 1 6 i 1 i D 4 x 5 y 4 z 22 g h 3 3 x 3 y z F i i i 1 34
Διαδρομές με διακλάδωση Ισχύει οι σχέση F = GH πάντα; ΟΧΙ! Θεωρήστε για παράδειγμα διαδρομές που διακλαδώνονται. Τότε έχουμε: G = 1 H = 90 / 5 = 18 GH= 18 5 15 90 h 1 = (15 +15) / 5 = 6 h 2 = 90 / 15 = 6 15 90 F = g 1 g 2 h 1 h 2 = 36 = 2GH 35
Φόρτος διακλάδωσης Εισάγεται ο φόρτος διακλάδωσης. Υπολογίζεται ο φόρτος διακλάδωσης μεταξύ σταδίων της διαδρομής: b C on path C C on path off path Τώρα ο συνολικός ηλεκτρικός φόρτος διαδρομής δίνεται από την σχέση: B b i hi BH Ενώ ο συνολικός φόρτος διαδρομής είναι: F = GBH 36
Σχεδιάζοντας γρήγορα κυκλώματα i F D d D P Επειδή η καθυστέρηση είναι το άθροισμα των επιμέρους καθυστερήσεων φόρτου f i κάθε σταδίου και το γινόμενο των οποίων είναι F=σταθερό, το D F γίνεται ελάχιστο όταν όλα τα f i είναι ίσα και συνεπώς το βέλτιστο f είναι: fˆ g h F i i 1 N η ελάχιστη καθυστέρηση δικτύου δίνεται από τον τύπο: 1 N D NF P Για τον υπολογισμό του οποίου δεν απαιτούνται οι διαστάσεις των τρανζίστορ. Αυτές υπολογίζονται εκ των υστέρων για κάθε στάδιο, ξεκινώντας από τη χωρητικότητα εξόδου και χρησιμοποιώντας τους τύπους της επόμενης διαφάνειας. 37
Οι διαστάσεις των τρανζίστορ fˆ gh g C in i C C gc i fˆ out in out i Δουλεύοντας από το τέλος προς την αρχή (από την έξοδο προς την είσοδο) υπολογίζονται οι διαστάσεις των τρανζίστορ του κάθε σταδίου. A 2 1 Y A B 2 2 2 2 Y A B 4 4 1 1 Y C in = 3 g = 3/3 C in = 4 g = 4/3 C in = 5 g = 5/3 38
Παράδειγμα 1 ο : Διαδρομή 4-σταδίων 3 g 1 = 1 h 1 = x/3 f 1 =g 1 h 1 =x/3 x g 2 = 5/3 h 2 = y/x f 2 =g 2 h 2 =5y/3x y g 3 = 4/3 h 3 = z/y f 3 =g 3 h 3 =4z/3y z g 4 = 1 h 4 = 22/z f 4 =g 4 h 4 =22/z 22 Λογικός φόρτος G =1*(5/3)*(4/3)*1 = 20/9 Ηλεκτρικός φόρτος H = 22/3 Φόρτος διαδρομής F = GH = 16.3 39 Βέλτιστος φόρτος σταδίου ˆ 4 f F 2 Παρασιτική καθυστέρηση P = 1+ 2 + 2 + 1 = 6 Καθυστέρηση D = 4*2 + 6 = 14 f 4 =g 4 h 4 => 2=22/z =>z=11 12 => INV 4 f 3 =g 3 h 3 => 2=4*12/3y =>y=8 => NAND 2 f 2 =g 2 h 2 => 2=5*8/3x =>x=40/6=6.7 x=5 => NOR 1 => INV 1
Παράδειγμα 2 ο : Διαδρομή 3-σταδίων Επιλέξτε τις κατάλληλες διαστάσεις των τρανζίστορ του παρακάτω κυκλώματος και να κατασκευάσουμε το layout με την μικρότερη καθυστέρηση. x x y 45 A 8 x y B 45 40
Παράδειγμα 2 ο : Διαδρομή 3-σταδίων Λογικός φόρτος G = (4/3)*(5/3)*(5/3) = 100/27 Ηλεκτρικός φόρτος H = 45/8 Φόρτος διακλάδωσης B = 3 * 2 = 6 Φόρτος διαδρομής F = GBH = 125 Βέλτιστος φόρτος σταδίου ˆ 3 f F 5 Παρασιτική καθυστέρηση P = 2 + 3 + 2 = 7 Καθυστέρηση D = 3*5 + 7 = 22 = 4.4 FO4 x x y 45 A 8 x y B 45 41
Παράδειγμα 2 ο : Διαδρομή 3-σταδίων Δουλεύοντας από την έξοδο προς την είσοδο έχουμε τις διαστάσεις y = 45 * (5/3) / 5 = 15 x = (15*2) * (5/3) / 5 = 10 x y x 45 A 8 x y B 45 45 A P: 4 N: 4 P: 4 N: 6 P: 12 N: 3 B 45 42
Διαστάσεις INV, ΝΑΝD-2, NOR-2 και ΝΑΝD-3 A INV 2 1 Y C in = 3 g = 3/3 B NAND-2 A 2 2 C in = 4 g = 4/3 2 2 Y A NOR-2 B 4 4 1 1 C in = 5 g = 5/3 Y C NAND-3 2 2 2 B A C in = 5 g = 5/3 3 3 3 Y 43
Οδήγηση Μια καλή βιβλιοθήκη τυποποιημένων κυττάρων περιέχει πολλαπλά μεγέθη για κάθε ευρέως χρησιμοποιούμενη πύλη. Κατά κανόνα, τα μεγέθη χαρακτηρίζονται βάσει της οδήγησής τους. Για παράδειγμα, ένας μοναδιαίος αντιστροφέας μπορεί να αποκαλείται inv_1x. Ένας αντιστροφέας με οκταπλάσιο από το μοναδιαίο μέγεθος αποκαλείται inv_8x. Μια NAND 2 εισόδων η οποία αποδίδει το ίδιο ρεύμα με τον αντιστροφέα αποκαλείται nand2_1x. Συχνά, είναι περισσότερο διαισθητικό το να χαρακτηρίζονται οι πύλες βάσει της οδήγησής τους, x, και όχι βάσει της χωρητικότητας εισόδου τους. Εάν επαναπροσδιορίσουμε έναν μοναδιαίο αντιστροφέα ώστε να έχει μια μονάδα χωρητικότητας εισόδου, τότε η οδήγηση μιας τυχαίας πύλης είναι: x=c in /g Η καθυστέρηση μπορεί να εκφραστεί βάσει της οδήγησης, ως d= (C out /x) +p 44
Εύρεση Λογικού Φόρτου από τα Φύλλα Δεδομένων Όταν χρησιμοποιείτε μια βιβλιοθήκη τυποποιημένων κυττάρων, συχνά μπορείτε να εξακριβώσετε το λογικό φόρτο των πυλών απευθείας από τα φύλλα δεδομένων. Για παράδειγμα, το Σχήμα 4.25 παρουσιάζει τα φύλλα δεδομένων για τις πύλες INV και NAND2 από τη βιβλιοθήκη Artisan Components για την τεχνολογία TSMC των 180 nm. Οι πύλες της βιβλιοθήκης διατίθενται σε διάφορες δυνάμεις οδήγησης. Ο INVX1 είναι ο μοναδιαίος αντιστροφέας ο INVX2 έχει διπλάσια οδήγηση. Ο INVXL έχει ίδια επιφάνεια με το μοναδιαίο αντιστροφέα, αλλά χρησιμοποιεί μικρότερα τρανζίστορ για τη μείωση της κατανάλωσης ισχύος στα μη-κρίσιμα μονοπάτια. Οι αντιστροφείς X12 X20 κατασκευάζονται από τρία στάδια μικρότερων αντιστροφέων, ώστε να παρέχουν αυξημένη δύναμη οδήγησης και χαμηλή χωρητικότητα εισόδου, με αντίτιμο τη μεγαλύτερη παρασιτική καθυστέρηση. Από το φύλλο δεδομένων, βλέπουμε ότι ο μοναδιαίος αντιστροφέας έχει χωρητικότητα εισόδου 3.6fF. Οι καθυστερήσεις ανόδου και καθόδου δίνονται σε ξεχωριστές προδιαγραφές. Θα αναπτύξουμε ένα συμβολισμό για τις καθυστερήσεις στην Ενότητα 9.2.1.5, αλλά για την ώρα θα χρησιμοποιήσουμε τη μέση καθυστέρηση. Η μέση ενδογενής ή παρασιτική καθυστέρηση είναι (25.3 + 14.6)/2 = 20.0 ps. Η κλίση της καμπύλης που αναπαριστά την καθυστέρηση συναρτήσει της χωρητικότητας φορτίου είναι ο μέσος όρος των τιμών Kload για την άνοδο και την κάθοδο. Συνεπώς, ένας αντιστροφέας με βαθμό οδήγησης εξόδου h (fanout of h) θα έχει καθυστέρηση: 45
46
Καθυστέρηση από τα Φύλλα Δεδομένων Η κλίση της καμπύλης που αναπαριστά την καθυστέρηση συναρτήσει της χωρητικότητας φορτίου υποδεικνύει τ = 12.4 ps και η διαφορά στον άξονα y υποδεικνύει pinv = 20 ps, ή (20.0/12.4)=1.61 σε κανονικοποιημένους όρους. Η τιμή αυτή είναι μεγαλύτερη από την καθυστέρηση 1 που υπολογίσαμε παραπάνω, πιθανώς επειδή περιλαμβάνει τη χωρητικότητα των εσωτερικών αγωγών. Με παρόμοιο υπολογισμό, διαπιστώνουμε ότι η πύλη NAND 2 εισόδων X1 έχει μέση καθυστέρηση από την εσωτερική είσοδο (Α) Συνεπώς, η παρασιτική καθυστέρηση είναι (25.4/12.4) = 2.05 και ο λογικός φόρτος είναι (15.5/12.4) = 1.25. Ο λογικός φόρτος είναι ελαφρώς καλύτερος από τη θεωρητικά προβλεπόμενη τιμή 4/3, για λόγους που θα εξετάσουμε στην Ενότητα 4.4.6.3. Η παρασιτική καθυστέρηση από την εξωτερική είσοδο (Β) είναι ελαφρώς υψηλότερη, όπως αναμενόταν. Η παρασιτική καθυστέρηση και ο λογικός φόρτος των πυλών X2 και X4 έχουν παρόμοιες τιμές, πράγμα το οποίο επιβεβαιώνει την υπόθεση του μοντέλου μας ότι ο λογικός φόρτος θα πρέπει να είναι ανεξάρτητος από το μέγεθος πύλης για πύλες με λογικά μεγέθη. 47
Σύνοψη των Ορισμών Όρος Στάδιο Διαδρομή Αριθμός σταδίων Λογικός φόρτος Ηλεκτρικός φόρτος Φόρτος διακλάδωσης Φόρτος Φόρτος καθυστέρησης Παρασιτική καθυστέρηση Καθυστέρηση 1 g h b f f p C C C out in on-path gh C C on-path d f p off-path N G g i H C C out-path in-path B b i F GBH D F f i P p i D d D P i F 48
Η Μέθοδος του Λογικού Φόρτου 1) Υπολόγισε τον φόρτο διαδρομής 2) Εκτίμησε τον βέλτιστο αριθμό σταδίων 3) Σχεδίασε τη διαδρομή των Ν σταδίων F N GBH log 4 F 4) Υπολόγισε την ελάχιστη καθυστέρηση 5) Καθόρισε τον βέλτιστο φόρτο σταδίου 6) Βρες τις διαστάσεις των πυλών 1 N D NF P 1 ˆ N f F gc i outi Cin i fˆ 49
Περίληψη Ο λογικός φόρτος είναι χρήσιμος για υπολογισμό καθυστερήσεων σε κυκλώματα. Ο λογικός φόρτος χαρακτηρίζει τις πύλες. Οι πύλες NANDs είναι ταχύτερες από τις NORs στα CMOS. Οι διαδρομές είναι ταχύτερες όταν ο φόρτος καθυστέρησης είναι ~4. Η καθυστέρηση διαδρομής είναι ασθενώς ευαίσθητη στα στάδια και στις διαστάσεις. Αλλά χρησιμοποιώντας λιγότερα στάδια δεν έχουμε μεγαλύτερη ταχύτητα. Η καθυστέρηση διαδρομής είναι περίπου log 4 F καθυστέρηση αναστροφέα FO4. Αναστροφείς και NAND2 είναι βέλτιστοι για οδήγηση μεγάλων χωρητικοτήτων. Παρέχει γλώσσα για τον χειρισμό γρήγορων κυκλωμάτων αλλά απαιτεί πρακτική για την εκμάθηση. 50
Τα ζητούμενα της 4 ης εργαστηριακής άσκησης 1. Σε τεχνολογία cmos018 να σχεδιαστεί ένας ελάχιστος αναστροφέας με πλάτος pmos διπλάσιο από το nmos (Wn=0.6μ, Ln=0.2μ και Wp=1.2μ, Lp=0.2μ). Στη συνέχεια να οδηγεί έναν αριθμό όμοιων αναστροφέων. Η κανονικοποιημένη καθυστέρηση δίνεται από τον παρακάτω πίνακα: Επαληθεύστε τους παραπάνω τύπους καθώς και τις θεωρητικές τιμές καθυστέρησης που προκύπτουν αν τ=12.4 ps με τις τιμές που υπολογίζονται με προσομοίωση στο MICROWIND. Διαφορετικά (δηλ. αν οι τιμές δεν συμφωνούν) να προσδιορίσετε την ακριβέστερη τιμή της καθυστέρησης τ. Κάντε τα ίδια σχέδια και υπολογίστε την παράμετρο τ και τις καθυστερήσεις για τεχνολογία με ελάχιστη διάσταση 70nm (cmos65n), όπου το ελάχιστο nmos τρανζίστορ έχει διαστάσεις Wn=140nm, Ln=70nm και Wp=280nm, Lp=70nm. Σύντομη περιγραφή Ελάχιστος αναστροφέας που οδηγεί 2 ελάχιστους αναστροφείς Ελάχιστος αναστροφέας που οδηγεί 4 ελάχιστους αναστροφείς Ελάχιστος αναστροφέας που οδηγεί 6 ελάχιστους αναστροφείς Τύπος υπολογισμού καθυστέρησης d=1+1*2 d=1+1*4 d=1+1*6 51
Τα ζητούμενα της 4 ης εργαστηριακής άσκησης 2α. Να σχεδιαστεί σε τεχνολογία cmos018 ένας αναστροφέας CMOS Κ1 με τις παρακάτω διαστάσεις: Wn=1μ, Ln=0.2μ και Wp=2μ, Lp=0.2μ. Υπολογίστε την καθυστέρηση που εισάγει ένα ζευγάρι τέτοιων αναστροφέων όταν οδηγεί έναν πανομοιότυπο αναστροφέα Κ1 από το σημείο In1 έως το σημείο Out2 του επόμενου σχήματος. Επίσης ο υπολογισμός να γίνει θεωρητικά χρησιμοποιώντας το προσεγγιστικό γραμμικό μοντέλο και στη συνέχεια πρακτικά, μέσω της προσομοίωσης. In1 K1 Out1 K1 Out2 K1 Out3 β. Επίσης να σχεδιαστεί αναστροφέας Κ2 με Wn=1μ, Ln=0.2μ και Wp=1μ, Lp=0.2μ και στη συνέχεια να υπολογιστούν θεωρητικά και πρακτικά η καθυστέρηση για ένα ζευγάρι τέτοιων αναστροφέων που τροφοδοτεί επίσης έναν πανομοιότυπο αναστροφέα, δηλαδή από την είσοδο In1 μέχρι την έξοδο Out2 του επομένου σχήματος. Να γίνουν συγκρίσεις με το προηγούμενο σχήμα και να εξαχθούν συμπεράσματα. In1 K2 Out1 K2 Out2 K2 Out3 52
Τα ζητούμενα της 5 ης εργαστηριακής άσκησης 1. Θεωρήστε τις δύο σχεδιάσεις μιας πύλης AND δύο εισόδων οι οποίοι παρουσιάζονται στο παρακάτω σχήμα (στo 2 ο σχήμα γίνεται χρήση της πύλης NOR). Υπολογίστε το συνολικό φόρτο μονοπατιού, την καθυστέρηση και τις χωρητικότητες εισόδου x και y για κάθε περίπτωση. Ποιό κύκλωμα είναι ταχύτερο; Σχεδιάστε το αντίστοιχο layout και κάντε πειραματική επαλήθευση με προσομοίωση. 4C 12C 3C 3C 12C α) g1=4/3, h1=x/4c g2=1, h2=12c/x F= g1* h1* g2* h2=4 =>θέτω f1= f2=(f) 1/2 =2 => f2=g2*h2=12c/x => x=6c f1= g1* h1=4/3*6c/4c=2 και f2= g2* h2=1*12c/6c=2 Η συνολική καθυστέρηση D είναι: D= f1 + f2 + p1 +p2 = 2+2+2+1 =7 (τ=3rc) 53
Τα ζητούμενα της 5 ης εργαστηριακής άσκησης 2. Θεωρήστε τέσσερις σχεδιασμούς μιας πύλης AND 6 εισόδων όπως παρουσιάζονται στο παρακάτω σχήμα. Αναπτύξτε μια έκφραση για την καθυστέρηση του κάθε μονοπατιού αν η ηλεκτρική προσπάθεια μονοπατιού είναι H. Ποιος είναι ο ταχύτερος σχεδιασμός για H = 18; Για την διευκόλυνσή σας σχηματίστε έναν πίνακα υπολογισμών των καθυστερήσεων αυτών με στήλες τις τιμές των G, P, N και για τις τέσσερις περιπτώσεις α-δ, που να αποτελούν τις γραμμές του πίνακα. Εξηγήστε τα συμπεράσματά σας. Σχεδιάστε το layout και κάντε πειραματική επαλήθευση των καθυστερήσεων με προσομοίωση. Σχεδίαση G gi P p N i F i i i F f g h GBH D f D= D F + P (α) 8/3*1 6+1=7 2 (8/3)*18=48=6*8 6+8=14 21 (β) 5/3*5/3 3+2=5 2 (25/9)*18=50=5*10 5+10=15 20 (γ) 4/3*7/3 2+3=5 2 (28/9)*18=56=7*8 7+8=15 20 (δ) 5/3*1*4/3*1 3+1+2+1=7 4 (20/9)*18=40=2*2*2*5 2+2+2+5=11 18 i 54
Τα ζητούμενα της 5 ης εργαστηριακής άσκησης 3. Να σχεδιαστεί σε τεχνολογία cmos018 ένας ελάχιστος αναστροφέας CMOS Κ1 με τις παρακάτω διαστάσεις: Wn=0.4μ, Ln=0.2μ και Wp=0.8μ, Lp=0.2μ. Υπολογίστε την καθυστέρηση που εισάγει μια σειρά αναστροφέων K1, K2, K3 κλπ. όταν οδηγούν ένα φορτίο 256 φορές μεγαλύτερο από την χωρητικότητα εισόδου του Κ1. Υπολογίστε την ελάχιστη καθυστέρηση για 1, 2, 3 και 4 βαθμίδες αναστροφέων θεωρητικά και πειραματικά. Να εξαχθούν συμπεράσματα. In1 Out1 Out2 Out3 Out4 K1 K2 K3 K4 C pad =256C inv 55
Χρηματοδότηση Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στα πλαίσια του εκπαιδευτικού έργου του διδάσκοντα. Το έργο «Ανοικτά Ακαδημαϊκά Μαθήματα» του ΕΜΠ έχει χρηματοδοτήσει μόνο την αναδιαμόρφωση του υλικού. Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση (Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους.