ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 3: Εισαγωγή στη Διαδικασία Κατασκευής (CMOS Processing) Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε.
Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άλλου τύπου άδειας χρήσης, η άδεια χρήσης αναφέρεται ρητώς.
Χρηματοδότηση Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στα πλαίσια του εκπαιδευτικού έργου του διδάσκοντα. Το έργο «Ανοικτά Ακαδημαϊκά Μαθήματα στο Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα» έχει χρηματοδοτήσει μόνο τη αναδιαμόρφωση του εκπαιδευτικού υλικού. Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση (Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους.
Σκοπός Ενότητας Παρουσίαση της διαδικασίας κατασκευής ολοκληρωμένων κυκλωμάτων σε τεχνολογία CMOS
Περιεχόμενα Ενότητας Εισαγωγή στη διαδικασία κατασκευής (CMOS Processing)
MOS τρανζίστορ τύπου n polysilicon gate top nitride metal connection to gate doped silicon metal connection to drain metal connection to source field source gate drain gate
Αρχικό υπόστρωμα πυριτίου (Si)
Ανάπτυξη στρώματος SiO 2 (field ) για απομόνωση γειτονικών διατάξεων field
Επίστρωση φωτοευαίσθητου υλικού (ρητίνης) για μεταφορά των δομών της μάσκας στην επιφάνεια του πυριτίου.
Έκθεση τμημάτων της ρητίνης σε υπεριώδη ακτινοβολία μέσα από τα ανοίγματα της μάσκας Ultraviolet Light Chrome plated glass mask Shadow on Exposed area of
Το φωτισμένο τμήμα της ρητίνης γίνεται διαλυτό και μπορεί να απομακρυνθεί με τον κατάλληλο διαλύτη. Unexposed area of Exposed area of
Το μη φωτισμένο τμήμα της ρητίνης παραμένει πάνω στο SiO 2 και χρησιμεύει για προστασία κατά την απομάκρυνση (etching) του υπόλοιπου SiO 2
Απομάκρυνση του SiO 2 από την περιοχή που δεν είναι προσταυμένο.
Απομάκρυνση της ρητίνης και εμφάνιση της δομής πάνω στο SiO 2. field
Ανάπτυξη ενός λεπτού στρώματος SiO 2 για χρήση ως διηλεκτρικό πύλης (gate ) thin layer gate
Επανάληψη της διαδικασίας για την αποτύπωση της πύλης. Ultraviolet Light Chrome plated glass mask thin layer Shadow on Exposed area of gate
Απομάκρυνση του φωτισμένου τμήματος της ρητίνης. thin layer (gate )
Αποτύπωση του οξειδίου πύλης μετά την απομάκρυνσή του από την ακάλυπτη από ρητίνη περιοχή και ακολούθως τη διάλυση της ρητίνης προστασίας. gate
Εναπόθεση πολυκρυσταλλικού πυριτίου (Polysilicon) για τη δημιουργία της πύλης του τρανζίστορ. gate gate polysilicon
Αποτύπωση της πύλης με φωτολιθογραφική διαδικασία όπως στα προηγούμενα βήματα. polysilicon gate ultra-thin gate gate gate
Αποτύπωση σε ρητίνη των περιοχών source & drain και εμφύτευση ιόντων από τα ανοίγματα στη ρητίνη. ion beam implanted ions in active region of transistors Implanted ions in to be removed during resist strip. Scanning direction of ion beam source gate gate drain
Καθορισμός των περιοχών source & drain μετά την απομάκρυνση της ρητίνης και των εμφυτευμένων σε αυτήν ιόντων. doped silicon source gate gate drain
Κάλυψη του τρανζίστορ με μονωτικό υλικό top nitride gate source drain
Άνοιγμα οπών στο μονωτικό υλικό για δημιουργία μεταλλικών επαφών. contact holes gate source drain
Εναπόθεση μετάλλου και φωτολιθογραφία για τη δημιουργία των ηλεκτρικών επαφών σύνδεσης του τρανζίστορ. metal contacts gate source drain
Φωτολιθογραφική Διαδικασία oxidation optical mask removal (ashing) coating stepper exposure process step Typical operations in a single photolithographic cycle (from [Fullman]). spin, rinse, dry acid etch development
Φυσικός σχεδιασμός αντιστροφέα CMOS Schematic Diagram V SS g V in g V DD V SS s d s d V in V out V DD Top view of Transistor s g d s g d V out polysilicon gate p-channel transistor metal n-channel transistor contact field Cross-section of Transistor p+ p+ n+ n+ source drain source drain p-well n-substrate gate
Τέλος Ενότητας