Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ



Σχετικά έγγραφα
2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

Ενότητα 8 Η ΠΥΛΗ XOR ΚΑΙ ΟΙ ΕΦΑΡΜΟΓΕΣ ΤΗΣ ΚΩΔΙΚΟΠΟΙΗΣΗ

Περιεχόµενα. Στοιχειώδης Λογικές Συναρτήσεις. Αποκωδικοποίηση (Decoding) Ενεργοποίηση Συνάρτησης (Enabling)

Συνδυαστικά Λογικά Κυκλώματα

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Ψηφιακή Λογική και Σχεδίαση

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Συνδυαστικά Κυκλώματα

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

ΑΣΚΗΣΗ 6 ΑΠΟΚΩΔΙΚΟΠΟΙΗΕΣ ( DECODERS )

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Ενότητα 4 ΛΟΓΙΚΕΣ ΣΥΝΑΡΤΗΣΕΙΣ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ ΔΥΟ ΕΠΙΠΕΔΩΝ

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

Επανάληψη Βασικών Στοιχείων Ψηφιακής Λογικής

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Στοιχειώδης Λογικές Συναρτήσεις

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Αριθμητικά Συστήματα. Επιμέλεια Διαφανειών: Δ.

Ενότητα 6 ΑΝΑΛΥΣΗ & ΣΥΝΘΕΣΗ ΣΥΝΔΥΑΣΤΙΚΗΣ ΛΟΓΙΚΗΣ ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ ΠΟΛΛΩΝ ΕΠΙΠΕΔΩΝ

Ενότητα 5 ΑΠΛΟΠΟΙΗΣΗ ΛΟΓΙΚΩΝ ΣΥΝΑΡΤΗΣΕΩΝ ΔΥΟ ΕΠΙΠΕΔΩΝ

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

f(x, y, z) = y z + xz

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Εισαγωγή στην Πληροφορική

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

6.1 Θεωρητική εισαγωγή

ΣΥΝΔΙΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

5.1 Θεωρητική εισαγωγή

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

ΑΣΚΗΣΗ 7 ΚΩΔΙΚΕΣ Η ΟΘΟΝΗ 7 ΤΜΗΜΑΤΩΝ - ΚΩΔΙΚΟΠΟΙΗTΕΣ ( ENCODERS )

ΑΣΚΗΣΕΙΣ ΜΙΚΡΟΕΛΕΓΚΤΩΝ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

ΑΚΑΔΗΜΙΑ ΕΜΠΟΡΙΚΟΥ ΝΑΥΤΙΚΟΥ ΜΑΚΕΔΟΝΙΑΣ ΣΧΟΛΗ ΜΗΧΑΝΙΚΩΝ ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΘΕΜΑ : TEΣT ΑΞΙΟΛΟΓΗΣΗΣ ΓΝΩΣΕΩΝ ΣΤΑ ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

C D C D C D C D A B

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Ενότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

4 η Θεµατική Ενότητα : Συνδυαστική Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Απλοποίηση Συναρτήσεων Boole. Επιμέλεια Διαφανειών: Δ.

Ενότητα 2 ΑΛΓΕΒΡΑ BOOLE ΛΟΓΙΚΕΣ ΠΥΛΕΣ

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΚΕΦΑΛΑΙΟ Συνδυαστικά Κυκλώµατα. 3.2 Σχεδιασµός Συνδυαστικής Λογικής 3.3 ιαδικασία Ανάλυσης 3.4 ιαδικασία Σχεδιασµού.

Λογική Σχεδίαση Ψηφιακών Συστημάτων

Ηλεκτρονική Μάθημα VIΙΙ Ψηφιακά Κυκλώματα Υλοποίηση Λογικών Συναρτήσεων

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:07. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Κεφάλαιο 2 Η έννοια και η παράσταση της πληροφορίας στον ΗΥ. Εφ. Πληροφορικής Κεφ. 2 Καραμαούνας Πολύκαρπος 1

ΑΣΠΑΙΤΕ Εργαστήριο Ψηφιακών Συστημάτων & Μικροϋπολογιστών Εργαστηριακές Ασκήσεις για το μάθημα «Λογική Σχεδίαση» ΑΣΚΗΣΗ 3 ΠΙΝΑΚΕΣ KARNAUGH

7. ΣΧΕΔΙΑΣΗ ΣΥΝΔΥΑΣΤΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Δυαδικό Σύστημα Αρίθμησης

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

ΠΛΗ21 Κεφάλαιο 2. ΠΛΗ21 Ψηφιακά Συστήματα: Τόμος Α Κεφάλαιο: 2 Δυαδική Κωδικοποίηση

ΜΑΘΗΜΑΤΑ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ. ΓΙΑΝΝΗΣ ΛΙΑΠΕΡΔΟΣ Επίκουρος Καθηγητής ΤΕΙ Πελοποννήσου

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

Συνδιαστική Λογική με Πολυπλέκτες και Αποκωδικοποιητές: Σχεδιασμός ενός Πλήρους Αθροιστή

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (1 η σειρά διαφανειών)

Κ15 Ψηφιακή Λογική Σχεδίαση 2: Δυαδικό Σύστημα / Αναπαραστάσεις

1 η Θεµατική Ενότητα : Αριθµητικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Άλγεβρα Boole και Λογικές Πύλες 2. Επιμέλεια Διαφανειών: Δ.

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

Αθροιστές. Ημιαθροιστής

Transcript:

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

Γενικές Γραμμές Δυαδικοί Αριθμοί έναντι Δυαδικών Κωδίκων Δυαδικοί Αποκωδικοποιητές Υλοποίηση Συνδυαστικής Λογικής με Δυαδικό Αποκωδικοποιητή Αποπλέκτες Δυαδικοί Κωδικοποιητές Κωδικοποιητές Προτεραιότητας Πολυπλέκτες Μετάδοση Πληροφορίας Υλοποίηση Συνδυαστικής Λογικής με Πολυπλέκτη Βλέπε: Βιβλίο Wakerly Παράγραφοι 2.3, 5.4, 5.4., 5.4.2, 5.4.3, 5.4.4, 5.4.5, 5.5, 5.5., 5.7, 5.7., 5.7.2, 5.7.3 Βιβλίο Mano Παράγραφοι.2,.7, 4.9, 4., 4.

Δυαδικοί Αριθμοί Τα ψηφιακά συστήματα επεξεργάζονται: Δυαδικούς αριθμούς, στο δυαδικό σύστημα αρίθμησης με βάση το 2 n-bit ακέραιοι μη προσημασμένοι δυαδικοί αριθμοί a n a n- a με δεκαδικό ισοδύναμο της μορφής a n 2 n + a n- 2 n- + + a 2 Παράδειγμα: ο 4-ψηφιος μη προσημασμένος δυαδικός αριθμός με δεκαδικό ισοδύναμο της μορφής 2 3 + 2 2 + 2 + 2 = ()

Δυαδικοί Κώδικες Τα ψηφιακά συστήματα επεξεργάζονται: Διακριτά στοιχεία πληροφορίας, που αναπαρίστανται με τη χρήση ενός δυαδικού κώδικά, δηλαδή μίας ακολουθίας από και, που ονομάζονται δυαδικές κωδικές λέξεις Προσοχή: απαιτείται μία -προς- αντιστοιχία μεταξύ τωνδιακριτώνστοιχείωνκαιτωνκωδικώνλέξεων

Δυαδικοί Κώδικες Έστω ότι σε ένα ψηφιακό σύστημα απαιτείται η επεξεργασία των τεσσάρων διακριτών στοιχείων Σ, Σ, Σ2, Σ3 Παράδειγμα : Τα στοιχεία αυτά μπορούν να αναπαρασταθούν στον δυαδικό κώδικα με δυαδικές κωδικές λέξεις, που έχουν ελάχιστο αριθμό ψηφίων (bits) log 2 4 = 2: Σ =, Σ =, Σ2 =, Σ3 = (ως δυαδικός αριθμός)

Δυαδικοί Κώδικες Έστω ότι σε ένα ψηφιακό σύστημα απαιτείται η επεξεργασία των τεσσάρων διακριτών στοιχείων Σ, Σ, Σ2, Σ3 Παράδειγμα 2: Τα στοιχεία αυτά μπορούν να αναπαρασταθούν στον δυαδικό κώδικα με δυαδικές κωδικές λέξεις, που έχουν περισσότερα ψηφία (bits) π.χ. 4: Σ =, Σ =, Σ2 =, Σ3 = (ως δυαδικός κώδικας από 4, όπου σε κάθε κωδική λέξημόνοτοέναψηφίοείναι στα 4 ψηφία) Προσοχή: Δεν υπάρχει άνω όριο στον αριθμό των ψηφίων, που μπορεί να έχει μία κωδική λέξη

Αποκωδικοποιητής (Decoder) Συνδυαστικό κύκλωμα πολλών εισόδων και εξόδων που χρησιμοποιείται για μετατροπή δυαδικών κωδίκων : είσοδοι κωδικοποιημένες στον κώδικα X(m-ψηφίων) μετατρέπονται σε εξόδους κωδικοποιημένες στον κώδικα Y (n-ψηφίων) m n -προς- αντιστοιχία μεταξύ εισόδων και εξόδων πιθανή ύπαρξη εισόδων επίτρεψης (enable) που χρησιμοποιούνται για τη σχεδίαση αποκωδικοποιητών μεγαλύτερου μεγέθους (π.χ. θέτουν όλες τις εξόδους στο )

Αποκωδικοποιητής (Decoder) Γενική Δομή -προς- αντιστοιχία Χ X m-. αποκωδικοποιητής Decoder.. Y Y n- κώδικας Χ enable κώδικας Y παραδείγματα δυαδικός σε Gray BCD σε excess-3 BCD σε επτά κομμάτια m n

Δυαδικός Αποκωδικοποιητής (Binary Decoder) Αποκωδικοποιητής n-σε-2 n είσοδοι κωδικοποιημένες στο δυαδικό κώδικα ως δυαδικοί αριθμοί (n-ψηφίων) μετατρέπονται σε εξόδους κωδικοποιημένες στον κώδικα -από-2 n (2 n -ψηφίων) -προς- αντιστοιχία μεταξύ εισόδων και εξόδων (εάν στις εισόδους εμφανίζονται αχρησιμοποίητες ή αδιάφορες τιμές, τότε οι έξοδοι είναι λιγότεροι από 2 n ) πιθανή ύπαρξη εισόδων επίτρεψης (enable) που θέτουν όλες τις εξόδους στο (όλα-) σε κάθε έξοδο αντιστοιχεί και ένας ελαχιστόρος

Δυαδικός Αποκωδικοποιητής (Βinary Decoder) 2-σε-4 με επίτρεψη (enable) Y Χ X 2-σε-4 Y Y 2 Y 3 Χ Y =X X en en en Χ X Y 3 Y 2 Y x x Y X -από-4 en Y =X X en Y 2 =X X en Y 3 =X X en

MSI κύκλωμα 74x39 Dual 2-to-4 Decoder Είσοδοι ενεργοί στο (active low) 2 3 4 3 5 74x39 Χ X E 2Χ 2X 2E Y Y Y2 Y3 2Y 2Y 2Y2 2Y3 4 5 6 7 2 9 Έξοδοι ενεργοί στο (active low) 8 GND 6 V cc

/2 74x39 MSI κύκλωμα 74x39 Dual 2-to-4 Decoder Χ Χ Y Y X en X E Y Y2 Y3 Y Y 2 Y 3 X X en Χ X Y 3 Y 2 Y Y x x 3-από-4 en Y 3 Y 2 Y Y

Άσκηση 7. Να σχεδιάσετε έναν αποκωδικοποιητή 2-σε-4 χωρίς enable Να σχεδιάσετε έναν αποκωδικοποιητή 3-σε-8 χωρίς enable, χρησιμοποιώντας 2 αποκωδικοποιητές 2-σε-4 με enable. Τι άλλο χρειάζεστε; Να σχεδιάσετε έναν αποκωδικοποιητή 4-σε-6 χωρίς enable, χρησιμοποιώντας 4 αποκωδικοποιητές 2-σε-4 με enable. Τι άλλο χρειάζεστε; Να σχεδιάσετε έναν αποκωδικοποιητή 4-σε-6 χωρίς enable χρησιμοποιώντας 2 αποκωδικοποιητές 2-σε-4 χωρίς enable και μία σειρά από πύλες 2 εισόδων Τι είδους πύλες και πόσες πύλες 2 εισόδων απαιτούνται; Να συγκρίνετε τις δύο μεθόδους σχεδίασης του αποκωδικοποιητή 4-σε-6 χωρίς enable (#πυλών, #εισόδων στις πύλες, καθυστέρηση διάδοσης)

Δυαδικός Αποκωδικοποιητής Υλοποίηση Συνδυαστικής Λογικής Αποκωδικοποιητής n-σε-2 n σε κάθε έξοδο αντιστοιχεί και ένας ελαχιστόρος υλοποίηση λογικής συνάρτησης που ορίζεται με τη λίστα ελαχιστόρων της κανονικής συνάρτησης, όταν το πλήθος των ελαχιστόρων m στη λίστα ελαχιστόρων της κανονικής συνάρτησης είναι μικρότερος ή ίσος του 2 n /2 επιτυγχάνεται με τη χρήση μίας πύλης OR m-εισόδων, σαν είσοδοι στην πύλη OR λαμβάνονται οι έξοδοι τουδυαδικούαποκωδικοποιητήπουαντιστοιχούν στους ελαχιστόρους που συμπεριλαμβάνονται στη λίστα ελαχιστόρων της κανονικής συνάρτησης χρησιμοποιείται μόνο στην υλοποίηση λογικών συναρτήσεων πολλών εξόδων με λίγες εισόδους

Δυαδικός Αποκωδικοποιητής Υλοποίηση Συνδυαστικής Λογικής Αποκωδικοποιητής n-σε-2 n σε κάθε έξοδο αντιστοιχεί και ένας ελαχιστόρος υλοποίηση λογικής συνάρτησης που ορίζεται με τη λίστα ελαχιστόρων της συμπληρωματικής συνάρτησης, όταν το πλήθος των ελαχιστόρων m στη λίστα ελαχιστόρων της κανονικής συνάρτησης είναι μεγαλύτερος από 2 n /2 επιτυγχάνεται με τη χρήση μίας πύλης NOR k-εισόδων, όπου k = 2 n -m σαν είσοδοι στην πύλη ΝOR λαμβάνονται οι έξοδοι τουδυαδικούαποκωδικοποιητήπουαντιστοιχούν στους ελαχιστόρους που συμπεριλαμβάνονται στη λίστα ελαχιστόρων της συμπληρωματικής συνάρτησης χρησιμοποιείται μόνο στην υλοποίηση λογικών συναρτήσεων πολλών εξόδων με λίγες εισόδους

Παράδειγμα: Δυαδικός Αποκωδικοποιητής Υλοποίηση Συνδυαστικής Λογικής A = Σ(,3,7) B = Σ(,,2,5,6,7) B = Σ(3,4) Χ X Χ2 3-σε-8 DEC Y Y Y2 Y3 Y4 Y5 Y6 Y7 A B

Άσκηση 7.2 Να υλοποιήσετε τις συναρτήσεις F, F 2, και F 3 χρησιμοποιώντας έναν αποκωδικοποιητή, αφού πρώτα βρείτε τις λίστες ελαχιστόρων A A Β Β F F 2 F 3 A A Β Β F F 2 F 3

Άσκηση 7.2 Λίστες Ελαχιστόρων Λίστες ελαχιστόρων: F = Σ(,5,,5) F2 = Σ(,2,3,6,7,) F3 = Σ(4,8,9,2,3,4) A A Β Β F F 2 F 3 A A Β Β F F 2 F 3 8 9 2 3 4 2 5 3 6 4 7 5

Άσκηση 7.2 Υλοποίηση F = Σ(,5,,5) F 2 = Σ(,2,3,6,7,) F 3 = Σ(4,8,9,2,3,4) Β Β Α Α X X X2 X3 Προσοχή: Δεν έχουμε λάβει υπόψη μας περιορισμό στο fan-in των πυλών OR 4-σε-6 DEC Y Y Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y Y Y2 Y3 Y4 Y5 F F 2 F 3

Άσκηση 7.3 Να υλοποιήσετε με τη χρήση αποκωδικοποιητή τις συναρτήσεις F = Σ(,,2,3) και F2 = Σ(,4,5,6) χρησιμοποιώντας 4 πύλες 2 εισόδων

Αποπλέκτης (Demultiplexer) Αποπλέκτης -σε-2 n δέχεται πληροφορία σε είσοδο και τη μεταβιβάζει σε -από-2 n εξόδους, ανάλογα με την τιμή που έχουν οι n είσοδοι επιλογής ανάστροφη λειτουργία του πολυπλέκτη (multiplexer) Χ είσοδος αποπλέκτης Demultiplexer S S n- επιλογή.. Y Y 2n - -από-2 n έξοδοι

O Δυαδικός Αποκωδικοποιητής n-σε-2 n με Enable χρησιμοποιείται σαν Αποπλέκτης -σε-2 n Χ = S X = S 2-σε-4 Y Y Y 2 Y 3 S Ο δυαδικός αποκωδικοποιητής 2-σε-4 με enable χρησιμοποιείται σαν αποπλέκτης -σε-4 Y =X X en en = Χ X S S Y 3 Y 2 Y x x Y S X Y =X X en Y 2 =X X en Y 3 =X X en

Kωδικοποιητής (Encoder) Συνδυαστικό κύκλωμα πολλών εισόδων και εξόδων που χρησιμοποιείται για μετατροπή κωδίκων : είσοδοι κωδικοποιημένες στον κώδικα X(m-ψηφίων) μετατρέπονται σε εξόδους κωδικοποιημένες στον κώδικα Y (n-ψηφίων) m > n πιθανή αναγκαιότητα διαχωρισμού των κωδικών λέξεων από τις μη κωδικές λέξεις στην είσοδο με τη χρήση μίας επιπλέον εξόδου που δηλώνει εγκυρότητα (valid) ανάστροφη λειτουργία του αποκωδικοποιητή (decoder)

Κωδικοποιητής (Encoder) Γενική Δομή Χ X m-. Kωδικοποιητής Encoder.. Y Y n- κώδικας Χ valid κώδικας Y m > n

Δυαδικός Kωδικοποιητής (Binary Encoder) Kωδικοποιητής 2 n -σε-n Είσοδοι κωδικοποιημένες στον κώδικα -από-2 n μετατρέπονται σε εξόδους κωδικοποιημένες στο δυαδικό κώδικα ως δυαδικοί αριθμοί (n-ψηφίων) -προς- αντιστοιχία μεταξύ εισόδων και εξόδων εάνοαριθμόςτωνεισόδωνείναιμικρότεροςαπό2 n και μεγαλύτερος από 2 n-, δεν εμφανίζονται στις εξόδους όλοι οι δυνατοί δυαδικοί αριθμοί n ψηφίων αναγκαιότητα διαχωρισμού των κωδικών λέξεων από τις μη κωδικές λέξεις στην είσοδο με τη χρήση μίας επιπλέον εξόδου που δηλώνει εγκυρότητα (validation) ανάστροφη λειτουργία του δυαδικού αποκωδικοποιητή

Δυαδικός Κωδικοποιητής (Βinary Encoder) 4-σε-2 με validation X X X 2 X 3 4-σε-2 V X 3 X 2 X X Y Y V Y Y Χ X Χ 2 X 3 V = Χ +Χ +Χ 2 +Χ 3 Y = Χ +Χ 3 Y = Χ 2 +Χ 3 To V χρησιμοποιείται για να γίνει διαχωρισμός της κωδικής λέξης απότημηκωδικήλέξη. Υποθέτουμε ότι οι υπόλοιπες μη κωδικές λέξεις δεν εμφανίζονται σε κανονική λειτουργία.

Kωδικοποιητής Προτεραιότητας (Priority Encoder) Kωδικοποιητής Προτεραιότητας είσοδοι (2 n -ψηφίων, το πολύ), που ταξινομούνται σε σειρά αύξουσας προτεραιότητας, (από μέχρι 2 n -, το πολύ) μετατρέπονται σε εξόδους (δυαδικούς αριθμούς n-ψηφίων ) των οποίων η δυαδική τιμή καθορίζεται από την είσοδο που έχει τη μεγαλύτερη προτεραιότητα αναγκαιότητα διαχωρισμού της τιμής όλα- (..) στην είσοδο με χρήση μίας επιπλέον εξόδου που δηλώνει εγκυρότητα (valid) χρησιμοποιούνται για την υλοποίηση των αιτήσεων εξυπηρέτησης διακοπών με προτεραιότητα

Kωδικοποιητής Προτεραιότητας (Priority Encoder) X X X 2 X 3 priority encoder V X 3 X 2 X X Y Y V X X X X X X Y Y Χ Χ Χ 3 Χ 2 Y = Χ 3 +Χ 2 Χ Το σήμα Χ 3 ενεργοποιείται από τη μονάδα που έχει τη μεγαλύτερη προτεραιότητα

Kωδικοποιητής Προτεραιότητας (Priority Encoder) X X X 2 X 3 priority encoder V X 3 X 2 X X Y Y V X X X X X X Y Y Χ Χ Χ 3 Χ 2 Y = Χ 3 +Χ 2

Kωδικοποιητής Προτεραιότητας (Priority Encoder) X priority encoder X Y X 2 X 3 Y Χ V = Χ +Χ +Χ 2 +Χ 3 V X 3 X 2 X X Y Y V X X X X X X X Χ 2 X 3 Y = Χ 3 +Χ 2 Χ Y = Χ 3 +Χ 2

Πολυπλέκτης (Μultiplexer) Συνδυαστικό κύκλωμα πολλών εισόδων (αρτηριών) και μόνο μίας εξόδου (αρτηρίας) που χρησιμοποιείται για τη μετάδοση της πληροφορίας, που παράγεται σε n ανεξάρτητες μεταξύ τους μονάδες, μέσα από μόνο μία γραμμή μεταφοράς ανάλογα με την τιμή που έχουν οι s γραμμές επιλογής, s = log 2 n πιθανή ύπαρξη εισόδων επίτρεψης (enable-strobe), που απενεργοποιούν την έξοδο, ώστε να χρησιμοποιηθεί για επέκταση ανάστροφη λειτουργία του αποπλέκτη (demultiplexer)

Πολυπλέκτης (Multiplexer) Γενική Δομή Χ Χ n ανεξάρτητες μονάδες X n-...... MUX Y γραμμή μεταφοράς S επιλογή select επίτρεψη enable-strobe

en Πολυπλέκτης (Μultiplexer) 4-σε- με enable X MUX en X Y X 2 4-σε- Χ X 3 X S en S S S Y Χ 2 Y x x X X X 2 X 3 Πίνακας λειτουργίας S S X 3

en Πολυπλέκτης (Μultiplexer) 4-σε- με enable Χ X X X 2 X 3 MUX 4-σε- Y X Χ 2 Y S S en S S Y x x X X X 2 X 3 X 3 S S en Y Y Y 2 Y 3 Decoder 2-σε-4 MUX 4-σε- Ο πολυπλέκτης κρύβει μέσα του ένα δυαδικό αποκωδικοποιητή!!!

κοινή επιλογή S, S MSI κύκλωμα 74x53 2 X 4-to- Multiplexer 6 5 4 3 4 2 5 X X X2 X3 E S S 74x53 Υ 2E 2X 2X 8 GND 2 2X2 6 V cc 3 2X3 2Υ 7 9 ξεχωριστή επίτρεψη enable-strobe Ε, 2Ε

X X X 2 X 3 en S S /2 74x53 X Υ X X2 X3 E S S en S S Y x x X X X 2 X 3 MSI κύκλωμα 74x53 2 X 4-to- Multiplexer Y S S en Χ 3 X 2 Χ X Y

MSI κύκλωμα 74x53 2 X 4-to- Multiplexer UA UB UC UD a a b b c c d d s s GND 6 5 4 3 4 2 5 2 3 74x53 X X X2 X3 E Υ S S 2E 2Υ 2X 2X 2X2 2X3 Κατοχή της 2-ψήφιας αρτηρίας Y=(y,y) από μόνο μία από τις 4 μονάδες UA, UB, UC και UD, που αντίστοιχα παράγουν τις αρτηρίες A=(a,a), B=(b,b), C=(c,c) και D=(d,d), σύμφωνα με την τιμή της αρτηρίας επιλογής S=(s,s) 7 9 y y UY

MSI κύκλωμα 74x57 4 Χ 2-to- Multiplexer 8 GND 6 V cc κοινή επιλογή S 5 2 3 5 6 4 3 Ε S X X 2X 2X 3X 3X 4X 4X 74x57 Υ 2Υ 3Υ 4 7 9 4Υ 2 κοινή επίτρεψη enable-strobe Ε

en S X Χ 4X 4Χ Ε S X X 4X 4X 74x57 MSI κύκλωμα 74x57 Υ 4Υ 4 Χ 2-to- Multiplexer en S Y 4Y X Χ S en S en Y en S Y 2Y 3Y 4Y x X 2X 3X 4X X 2X 3X 4X Πίνακας λειτουργίας 4X 4Χ 4Y

MSI κύκλωμα 74x57 4 Χ 2-to- Multiplexer UA a3 b UB a b3 a a2 b b2 GND S 5 2 3 5 6 4 3 Ε S X X 2X 2X 3X 3X 4X 4X 74x57 Υ 4 2Υ 7 3Υ 9 4Υ 2 Κατοχή της 4-ψήφιας αρτηρίας Y=(y3,y2,y,y) από μόνο μία από τις 2 μονάδες UA και UB, που αντίστοιχα παράγουν τις αρτηρίες A=(a3,a2,a,a) και B=(b3,b2,b,b), σύμφωνα με την τιμή του σήματος επιλογής S y y2 y y3 UY

Άσκηση 7.3 Να σχεδιάσετε με τη χρήση πολυπλεκτών το κατάλληλο κύκλωμα, που να επιτρέπει την κατοχή της 4-ψήφιας αρτηρίας Y=(y3,y2,y,y) από μόνο μία από τις 4 μονάδες UA, UB, UC και UD, που αντίστοιχα παράγουν τις αρτηρίες A=(a3,a2,a,a), B=(b3,b2,b,b), C=(c3,c2,c,c) και D=(d3,d2,d,d) σύμφωνα με την τιμή της αρτηρίας επιλογής S=(s,s).

Μετάδοση Πληροφορίας Χρήση Πολυπλέκτη - Αποπλέκτη S -2 S 3-5 X X X 2 X 3 X 4 X 5 X 6 X 7 MUX 8-to- γραμμή μεταφοράς DEMUX -to-8 Y Y Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Δυνατότητα σύνδεσης οποιασδήποτε μονάδας Χ m με οποιαδήποτε μονάδα Y n (64 δυνατοί συνδυασμοί)

Πολυπλέκτης 2 n -σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος. Συνάρτηση με n μεταβλητές A n-,.., A κάθε είσοδος Χ i (i=,,.., 2 n -) του πολυπλέκτη αντιστοιχεί στον ελαχιστόρο m, m,.., m 2 n -, αντίστοιχα οι είσοδοι Χ i που αντιστοιχούν στους ελαχιστόρους της κανονικής συνάρτησης οδηγούνται στο οι είσοδοι Χ i που αντιστοιχούν στους ελαχιστόρους της συμπληρωματικής συνάρτησης οδηγούνται στο οι n είσοδοι επιλογής S k (k=,,.., n-) συνδέονται με τα σήματα που αντιστοιχούν στις n μεταβλητές A,.., A n- χρησιμοποιείται μόνο στην υλοποίηση λογικών συναρτήσεων μίας εξόδου με λίγες εισόδους

Πολυπλέκτης 4-σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος. Παράδειγμα: Συνάρτηση με 2 μεταβλητές Α, Α F = Σ(,3) Χ = m m m 2 m 3 Α Α F X = Χ 2 = X 3 = Y Y Y 2 Y 3 Y Στην έξοδο Υ i του αποκωδικοποιητή αντιστοιχεί ο ελαχιστόρος m i S = A S = A en Decoder 2-σε-4 MUX 4-σε-

Πολυπλέκτης 2 n -σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος 2. Συνάρτηση με n+ μεταβλητές Α n,a n-,.., A χωρίζουμε τον πίνακα αλήθειας σε 2 n διαδοχικές ομάδες των 2 σειρών, όπου οι 2 σειρές σε κάθε ομάδα έχει τιςίδιεςτιμέςγιατιςμεταβλητέςα m (m=, 2,.., n) και διαφορετική τιμή για τη μεταβλητή Α (Α = και Α =) σε κάθε ομάδα των 2 σειρών η συνάρτηση F μπορεί να έχει ένα από τους ακόλουθους 4 συνδυασμούς τιμών : F= για Α = και F= για Α = (περίπτωση ) F= για Α = και F= για Α = (περίπτωση A ) F= για Α = και F= για Α = (περίπτωση A ) F= για Α = και F= για Α = (περίπτωση )

Πολυπλέκτης 4-σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος 2. Παράδειγμα: Συνάρτηση με 3 μεταβλητές Α 2, Α, Α F = Σ(,2,4,5) Α 2 Α Α F περίπτωση A περίπτωση A περίπτωση περίπτωση Xωρίζουμε τον πίνακα αλήθειας σε 4 διαδοχικές ομάδες των 2 σειρών

Πολυπλέκτης 2 n -σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος 2. Συνάρτηση με n+ μεταβλητές Α n,a n-,.., A (συνέχεια) κάθε ομάδα 2 σειρών αντιστοιχεί στο γινόμενο των μεταβλητών A n..a καθώς και σε μία είσοδο Χ i : η είσοδος Χ i οδηγείται στο, εάν η ομάδα 2 σειρών ανήκει στην περίπτωση η είσοδος Χ i συνδέεται με το σήμα Α, εάν η ομάδα 2 σειρών ανήκει στην περίπτωση Α η είσοδος Χ i συνδέεται με το σήμα Α, εάν η ομάδα 2 σειρών ανήκει στην περίπτωση Α η είσοδος Χ i οδηγείται στο, εάν η ομάδα 2 σειρών ανήκει στην περίπτωση οι n είσοδοι επιλογής S k (k=,,.., n-) συνδέονται με τα σήματα που αντιστοιχούν στις n μεταβλητές Α,.., A n

Πολυπλέκτης 4-σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος 2. Παράδειγμα: Συνάρτηση με 3 μεταβλητές Α 2, Α, Α F = Σ(,2,4,5) Α 2 Α Α F Χ =Α X =Α Χ 2 = X 3 = S =A S =A 2 en Decoder 2-σε-4 Y=F Y Y Y 2 Y 3 Y =A 2 A MUX Y =A 2 A Y 2 =A 2 A 4-σε- Y 3 =A 2 A

Άσκηση 7.4 Να υλοποιήσετε τις συναρτήσεις F, F 2, και F 3 χρησιμοποιώντας πολυπλέκτες 8-σε- A A Β Β F F 2 F 3 A A Β Β F F 2 F 3

Άσκηση 7.4 Υλοποίηση F A A Β Β F A A Β Β F Β Α Α S S Β Β Β Β X X X 2 X 3 X 4 X 5 X 6 X 7 S 2 MUX 8-σε- F Παράδειγμα

Πολυπλέκτης 2 n -σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος 3. Συνάρτηση με n+2 μεταβλητές Α n+, Α n,a n-,.., A χωρίζουμε τον πίνακα αλήθειας σε 2 n διαδοχικές ομάδες των 4 σειρών, όπου οι 4 σειρές σε κάθε ομάδα έχει τιςίδιεςτιμέςγιατιςμεταβλητέςα m (m=2, 3,.., n+) και διαφορετική τιμή για τις μεταβλητές Α και Α σε κάθε ομάδα των 4 σειρών ησυνάρτησηf μπορεί να είναι οποιαδήποτε από τις 6 συναρτήσεις 2 μεταβλητών Α και Α, οι οποίες και υλοποιούνται με επιπλέον λογική στις αντίστοιχες εισόδους του πολυπλέκτη ΔΕΝ ΥΠΑΡΧΕΙ ΣΤΑ ΒΙΒΛΙΑ

Πολυπλέκτης 4-σε- Υλοποίηση Συνδυαστικής Λογικής Μέθοδος 3. Παράδειγμα: Συνάρτηση με 4 μεταβλητές Α 3, Α 2, Α, Α 3 Α 2 Α Α F Χ =Α Α X =Α +Α Χ 2 =Α X 3 = S =A 2 S =A 3 en Α Decoder 2-σε-4 Y=F Y Y Y 2 Y 3 Y =A 3 A 2 MUX Y =A 3 A 2 Y 2 =A 3 A 2 4-σε- Y 3 =A 3 A 2

W X Y Z F Άσκηση 7.5 Στα πλαίσια της σχεδίασης του συνδυαστικού κυκλώματος με τον αναφερόμενο πίνακα αλήθειας, να υλοποιηθεί η συνάρτηση F με χρήση ενός πολυπλέκτη 2-σε- και προσθέτοντας μόνο τον ελάχιστο αριθμό πυλών NAND δύο εισόδων. Δεν επιτρέπεται η χρήση κανενός άλλου τύπου πυλών. Ζ Συνδυαστική Λογική S X X MUX 2-σε- Να βρείτε πρώτα τη συνάρτηση και να ξαναφτιάξετε τον Πίνακα Αλήθειας Μία σύνθετη άσκηση, που συνδυάζει ότι έχουμε μάθει μέχρι τώρα