ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Σχετικά έγγραφα
Αθροιστές. Ημιαθροιστής

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

a -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3

4.1 Θεωρητική εισαγωγή

1 η Θεµατική Ενότητα : Αριθµητικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Λαμβάνοντασ υπόψη ότι κατά την πρόςθεςη δφο δυαδικϊν ψηφίων ιςχφει: Κρατοφμενο

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

Ψηφιακή Λογική και Σχεδίαση

Ψηφιακή Σχεδίαση Εργαστηριο 1. Τμήμα: Μηχανικών Πληροφορικής κ Τηλεπικοινωνιών Διδάσκων: Δρ. Σωτήριος Κοντογιαννης Μάθημα 2 ου εξαμήνου

Πράξεις με δυαδικούς αριθμούς

Ενότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

Ύλη Λογικού Σχεδιασµού Ι

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

7. ΥΑ ΙΚΗ ΠΡΟΣΘΕΣΗ ΚΑΙ ΑΦΑΙΡΕΣΗ

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

9 ο Μαθητικό Συνέδριο Πληροφορικής Κεντρικής Μακεδονίας. "My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Εισαγωγή. Συνδυαστικά: Οι έξοδοι είναι συνάρτηση των εισόδων

! Εάν ο αριθμός διαθέτει περισσότερα bits, χρησιμοποιούμε μεγαλύτερες δυνάμεις του 2. ! Προσοχή στη θέση του περισσότερο σημαντικού bit!

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

ΠΛΗΡΟΦΟΡΙΚΗ I. 4 η ΔΙΑΛΕΞΗ Αριθμητικά Συστήματα

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

Συνδυαστικά Λογικά Κυκλώματα

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

Εισαγωγή στην Πληροφορική

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Άλλες Αριθμητικές Συναρτήσεις/Κυκλώματα

ΣΥΝΔΙΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ

Κεφάλαιο 2. Συστήματα Αρίθμησης και Αναπαράσταση Πληροφορίας. Περιεχόμενα. 2.1 Αριθμητικά Συστήματα. Εισαγωγή

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

Συνδυαστικά Κυκλώματα

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

Αριθμητικά Συστήματα

ΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ : ΚΑΛΟΜΟΙΡΟΣ ΙΩΑΝΝΗΣ, ΕΠΙΚΟΥΡΟΣ ΚΑΘΗΓΗΤΗΣ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση


Λογική Σχεδίαση Ψηφιακών Συστημάτων

Εισαγωγή στην Επιστήμη των Υπολογιστών

Μετατροπή δυαδικών αριθμών

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II

( 1) R s S. R o. r D + -

ΣΠ. ΛΟΥΒΡΟΣ, Ν. ΣΚΛΑΒΟΣ

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Εισαγωγή στους Υπολογιστές

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

Δυαδικη παρασταση αριθμων και συμβολων

σύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.

f(x, y, z) = y z + xz

Κεφάλαιο 8. Αριθμητική Λογική μονάδα

Κεφάλαιο Λογικές Πύλες- Κυκλώματα βασικών πράξεων

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

HY430 Εργαστήριο Ψηφιακών Κυκλωμάτων.

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Περίληψη. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο υαδική Αφαίρεση. υαδική Αφαίρεση (συν.) Ακόµη ένα παράδειγµα Αφαίρεσης.

Συνδυαστική λογική και βασικά λογικά κυκλώματα. URL:

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Α. ΦΟΥΡΝΑΡΗΣ, Π. ΚΙΤΣΟΣ, Ν. ΣΚΛΑΒΟΣ Σ. ΛΟΥΒΡΟΣ,

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ : Κ. ΠΕΚΜΕΣΤΖΗ

7. Ψηφιακά Ηλεκτρονικά

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

EPΓAΣTHPIAKEΣ AΣKHΣEIΣ ΛOΓIKOY ΣXEΔIAΣMOY

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

ΜΕΡΟΣ 1 ο : Δυαδικές συναρτήσεις Άλγεβρα Boole Λογικά διαγράμματα

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

Ελίνα Μακρή

Υπολογιστές και Πληροφορία 1

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Αριθμητικά Συστήματα. Επιμέλεια Διαφανειών: Δ.

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:07. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Ελίνα Μακρή

Υπολογιστικά Συστήματα Λογική Σχεδίαση Διδάσκοντες: Δρ. Ευγενία Αδαμοπούλου, Δρ. Κώστας Δεμέστιχας

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΓΡΑΠΤΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΜΑΪΟΥ/ΙΟΥΝΙΟΥ 2014

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

Υπολογιστικά Συστήματα Λογική Σχεδίαση Διδάσκοντες: Δρ. Ευγενία Αδαμοπούλου, Δρ. Κώστας Δεμέστιχας

ΜΑΘΗΜΑΤΑ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ. ΓΙΑΝΝΗΣ ΛΙΑΠΕΡΔΟΣ Επίκουρος Καθηγητής ΤΕΙ Πελοποννήσου

Transcript:

ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Αντικείμενο της άσκησης: Λογική και μεθοδολογία σχεδίασης αριθμητικών λογικών κυκλωμάτων και λειτουργική εξομοίωση με το λογισμικό EWB.. Αθροιστές. Σχεδίαση Ημιαθροιστή (Half Adder) Ο ημιαθροιστής είναι ένα κύκλωμα το οποίο προσθέτει δύο δυαδικά ψηφία (bits) και δίνει ως αποτέλεσμα το άθροισμά τους και ένα κρατούμενο. Με βάση αυτή την περιγραφή, ο ημιαθροιστής έχει δύο εισόδους, έστω και y, που δέχονται τα δύο bits που προστίθενται και δύο εξόδους, μία για το άθροισμα S (sum) και μία για το κρατούμενο C (carry). y HA C S α) Λαμβάνοντας υπόψη ότι κατά την πρόσθεση δύο δυαδικών ψηφίων ισχύει: Κρατούμενο C Άθροισμα S 0 + 0 0 0 (= 0 0 ) 0 + ή + 0 0 (= 0 ) + 0 (= 2 0 ) να συμπληρωθεί ο πίνακας αλήθειας του ημιαθροιστή: y C S 0 0 0 0 β) Να προσδιοριστούν οι λογικές συναρτήσεις των εξόδων του κυκλώματος που προκύπτουν από τον πίνακα αλήθειας: C = S =

γ) Να σχεδιαστεί το λογικό κύκλωμα του ημιαθροιστή:.2 Σχεδίαση Πλήρους Αθροιστή (Full Adder) Ο πλήρης αθροιστής είναι ένα κύκλωμα που προσθέτει δύο δυαδικά ψηφία, και y, καθώς και κρατούμενο εισόδου, C in, που έχει προκύψει από προηγούμενη άθροιση και δίνει ως αποτέλεσμα το άθροισμα S και ένα κρατούμενο εξόδου C out. α) Με βάση αυτή την περιγραφή, να σχεδιαστεί το χονδρικό διάγραμμα του πλήρους αθροιστή. Πλήρης Αθροιστής (Full Adder) β) Λαμβάνοντας υπόψη ότι: Κρατούμενο C Άθροισμα S 0 + 0 0 0 (= 0 0 ) 0 + ή + 0 0 (= 0 ) + 0 (= 2 0 ) + + (= 3 0 ) να συμπληρωθεί ο πίνακας αλήθειας του πλήρους αθροιστή: C in y C out S 0 0 0 0 0 0 0 0 0 0 0 0 2

γ) Να εκφραστούν οι λογικές συναρτήσεις για τις εξόδους C out και S ως άθροισμα ελαχιστόρων: C out = S = δ) Να συμπληρωθούν οι πίνακες Karnaugh και να προσδιοριστούν οι απλοποιημένες λογικές συναρτήσεις των εξόδων C out και S σε επίπεδο βασικών ή/και παράγωγων πυλών: C in y 0 00 0 0 C out = S = ε) Να σχεδιαστεί το λογικό κύκλωμα του πλήρους αθροιστή σε επίπεδο λογικών πυλών: C in y 3

στ) Να σχεδιαστεί το λογικό κύκλωμα του πλήρους αθροιστή σε επίπεδο λογικών πυλών στο περιβάλλον του EWB και να ελεγχθεί η λειτουργία του με βάση τον πίνακα αλήθειας του ερωτήματος (β). 2. Αφαιρέτες 2. Σχεδίαση Ημιαφαιρέτη (Half Subtractor) Ο ημιαφαιρέτης είναι ένα κύκλωμα το οποίο αφαιρεί δύο δυαδικά ψηφία (bits) και δίνει ως αποτέλεσμα τη διαφορά τους και ένα δανεικό (κρατούμενο). Με βάση αυτή την περιγραφή, ο ημιαφαιρέτης έχει δύο εισόδους που δέχονται τα δύο bits που αφαιρούνται, έστω o μειωτέος και y ο αφαιρετέος, και δύο εξόδους, μία για τη διαφορά D (difference) και μία για το δανεικό (κρατούμενο) B (borrow). y HS B D α) Λαμβάνοντας υπόψη ότι κατά την αφαίρεση δύο δυαδικών ψηφίων ισχύει: Δανεικό B Διαφορά D 0-0 0 0-0 0-0 0 0 - να συμπληρωθεί ο πίνακας αλήθειας του ημιαφαιρέτη: y B D 0 0 0 0 β) Να προσδιοριστούν οι λογικές συναρτήσεις των εξόδων του κυκλώματος που προκύπτουν από τον πίνακα αλήθειας: B = D = 4

γ) Να σχεδιαστεί το λογικό κύκλωμα του ημιαφαιρέτη: 2.2 Σχεδίαση Πλήρους Αφαιρέτη (Full Subtractor) Ο πλήρης αφαιρέτης είναι ένα κύκλωμα που αφαιρεί δύο δυαδικά ψηφία λαμβάνοντας υπόψη ότι μπορεί στην αμέσως προηγούμενη αφαίρεση να είχε γίνει δανεισμός μιας μονάδας. Αυτό σημαίνει ότι ο πλήρης αφαιρέτης έχει τρεις εισόδους, έστω για τον μειωτέο, y για τον αφαιρετέο και z για τυχόν δανεικό από προηγούμενη αφαίρεση, καθώς και δύο εξόδους, έστω D για τη διαφορά και B για το τυχόν νέο δανεικό που θα προκύψει. Πλήρης Αφαιρέτης (Full Substractor) Λαμβάνοντας υπόψη ότι: Δανεικό B Διαφορά D 0-0 0 0-0 0-0 0 0-0 - 0 0-0 να συμπληρωθεί ο πίνακας αλήθειας του πλήρους αφαιρέτη. Σημείωση: προσθέτουμε το τυχόν δανεικό από προηγούμενη αφαίρεση z στον αφαιρετέο y και το άθροισμά τους το αφαιρούμε από τον μειωτέο, δηλαδή: (y + z). 5

y z B D 0 0 0 0 0 0 0 0 0 0 0 0 γ) Να εκφραστούν οι λογικές συναρτήσεις για τις εξόδους B και D ως άθροισμα ελαχιστόρων: B = D = δ) Να συμπληρωθούν οι πίνακες Karnaugh και να προσδιοριστούν οι απλοποιημένες λογικές συναρτήσεις των εξόδων B και D σε επίπεδο βασικών ή/και παράγωγων πυλών: yz 00 0 0 yz 00 0 0 0 0 B = D = ε) Να σχεδιαστεί το λογικό κύκλωμα του πλήρους αφαιρέτη σε επίπεδο λογικών πυλών: 6

y z στ) Να σχεδιαστεί το λογικό κύκλωμα του πλήρους αφαιρέτη σε επίπεδο λογικών πυλών στο περιβάλλον του EWB και να ελεγχθεί η λειτουργία του με βάση τον πίνακα αλήθειας του ερωτήματος (β). 3. Συγκριτές Να σχεδιαστεί λογικό κύκλωμα με δύο πύλες XNOR και μια πύλη AND το οποίο συγκρίνει δύο διψήφιους δυαδικούς αριθμούς Χ = X X 0 και Υ = Y Y 0 και αναγνωρίζει τη συνθήκη Χ = Υ και να γίνει λειτουργική εξομοίωση στο περιβάλλον του EWB. (Σημείωση: για να ικανοποιείται η συνθήκη X = Y, θα πρέπει να ισχύει ταυτόχρονα X = Y ΚΑΙ X 0 = Y 0 ) 7