ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2015-2016 ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 1

Λογικές Πύλες, Στοιχεία Μνήμης, Συνδυαστική Λογική και Κυματομορφές ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 2

Λογικές Πύλες Τα βασικά της Ψηφιακής Σχεδίασης AND, OR, NOT, NAND, NOR, XOR, XNOR Στοιχεία μνήμης Μανταλωτής RS, Μανταλωτής D, Ακμοπυροδότητο D Flip-Flop Συνδυαστική Λογική Απλή Λογική με Ρολόι Κυματομορφές ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 3

Πύλη ΚΑΙ (AND) Πύλη ΚΑΙ (AND) Z = AB ή Z = A B Πίνακας Αληθείας (Truth Table) A B Z 0 0 0 0 1 0 1 0 0 1 1 1 A Z B Πύλη AND 2 εισόδων A Z B C Πύλη AND 3 εισόδων ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 4

Πύλη Ή (OR) Πύλη Η (OR) Z = A+B Πίνακας Αληθείας A B Z 0 0 0 0 1 1 1 0 1 1 1 1 A B Z Πύλη OR 2 εισόδων A B C Z Πύλη OR 3 εισόδων ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 5

Πύλη ΟΧΙ (ΝΟΤ) Πύλη ΟΧΙ (NOT) ή Αντιστροφέας (Inverter) Z = A Πίνακας Αληθείας A Z 0 1 1 0 A Z ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 6

Πύλη ΟΧΙ-ΚΑΙ (NAND) Πύλη ΟΧΙ-ΚΑΙ (NAND) Z = (AB) Πίνακας Αληθείας A B Z 0 0 1 0 1 1 1 0 1 1 1 0 A Z B Πύλη NAND 2 εισόδων A Z B C Πύλη NAND 3 εισόδων ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 7

Πύλη ΟΥΤΕ (NOR) Πύλη ΟΥΤΕ (NOR) Z = (A+B) Πίνακας Αληθείας A B Z 0 0 1 0 1 0 1 0 0 1 1 0 A B Z Πύλη NOR 2 εισόδων A B C Z Πύλη NOR 3 εισόδων ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 8

Πύλη Αποκλειστικού-Ή (XOR) Πύλη Αποκλειστικού- Η (XOR Exclusive OR) Z = A B = AB + A B Πίνακας Αληθείας A B Z 0 0 0 0 1 1 1 0 1 1 1 0 A B A B C Z Πύλη XOR 2 εισόδων Z Πύλη XOR 3 εισόδων ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 9

Πύλη Αποκλειστικού-ΟΥΤΕ (XNOR) Πύλη Αποκλειστικού-ΟΥΤΕ (XNOR Exclusive NOR) ή Πύλη Ισότητας Z = A B = AB + A B Πίνακας Αληθείας A B Z 0 0 1 0 1 0 1 0 0 1 1 1 Πύλη XNOR 2 εισόδων Πύλη XNOR 3 εισόδων ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 10 A B A B C Z Z

Μανταλωτής RS (RS Latch) Στοιχείο μνήμης (Flip-Flop) Latch Set and Reset inputs Πίνακας Αληθείας S R Q Q 0 1 0 1 1 0 1 0 0 0 Q t-1 Q t-1 1 1?? S R Q Q ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 11

Μανταλωτής D (D Latch) Στοιχείο μνήμης (Flip-Flop) Latch Data and Load inputs Πίνακας Αληθείας D Ld Q Q 0 0 Q t-1 Q t-1 0 1 0 1 1 0 Q t-1 Q t-1 1 1 1 0 D (Data) Ld (Load) Q Q ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 12

Ακμοπυροδότητο D Flip-Flop Στοιχείο μνήμης (Flip Flop) D Flip Flop Master Slave Latches Εσωτερικά Ακμοπυροδότητο (edge-triggered) Το πιο ευρέως χρησιμοποιούμενο Data and Clock inputs Αποθηκεύει την τιμή του D μόνο κατά την ακμή του ρολογιού (συνήθως τη θετική) Q t+1 = D t Απαιτεί χρόνο αποκατάστασης (Setup) και συγκράτησης (Hold) των δεδομένων εισόδου D Clk (Clock) Q Η λέξη Flip-Flop είναι ταυτισμένη με το aκμοπυροδότητο D Flip-Flop ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 13

Περιορισμοί Setup και Hold T c2q Clk T su T hd D A B Q A B Η είσοδος D πρέπει να μείνει σταθερή τουλάχιστον για χρόνο T su (setup time) πρίν την ακμή του ρολογιού και τουλάχιστον T hd (hold time) μετά την ακμή. Η έξοδος Q αλλάζει λίγο μετά την ακμή του ρολογίου (Τ c2q ) Αναλυτικότερα για το D Flip-Flop σε επόμενες διαλέξεις ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 14

Συνδυαστική Λογική (Combinational Logic) Οι έξοδοι εξαρτώνται μόνο από τις τρέχουσες εισόδους Δεν περιέχoυν στοιχεία μνήμης (flip-flops) Χρησιμοποιούνται κυρίως οι βασικές λογικές πύλες που είδαμε (AND,OR,NOT,NAND,XOR etc) και συνδέονται μεταξύ τους με καλώδια. Οι πύλες και τα καλώδια έχουν χρονική καθυστέρηση Στην τεχνολογία CMOS τα υλικά και τα καλώδια εχουν αντιστάσεις και χωρητικότητες ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 15

Παράδειγμα Συνδυαστικής Λογικής 2 πύλες AND, 1 OR και 1 αντιστροφέας Z = AB + B C Σας θυμίζει τιποτα? Ένας απλός πολυπλέκτης 2 σε 1 Α Β C ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 16 C A 0 1 B Z Z

Οι πύλες έχουν καθυστέρηση!!! Α Β C tmp Z Α Β C 0 5 10 15 20 25 ns tmp Z Έστω καθυστερήσεις: T and = 2ns και T or = 1ns Έστω ότι τα καλώδια δεν έχουν καθυστέρηση 3 Μονοπάτια (paths) προς την έξοδο: A Z, ( 1 ns ) B tmp Z ( 3 ns ) C tmp Z ( 3 ns ) Η συμπεριφορά του κυκλώματος φαίνεται στις κυματομορφές (waveforms) ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 17

Απλή Λογική με ρολόι Α Β C Z Clk T clk = 10 ns Τ and = 2 ns, T or = 1 ns T c2q = 2 ns, T su = 1 ns, T hd = 0.5 ns Ικανοποιούνται οι περιορισμοί Setup και Hold του Flip-Flop? Q Clk Α Β C Z Q 0 5 10 15 20 25 ΟΚ ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 18 ns Άγνωστη Τιμή Παραβίαση

Χρονισμός Σύγχρονων Κυκλώματων, Καταχωρητές και Μανταλωτές ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 19

Γενικό Μοντέλο Σύγχρονων Κυκλωμάτων clock input input CL reg CL reg output Τα καλώδια, εκτός ρολογιού, μπορούν να έχουν πλάτος πολλά bits. Καταχωρητές (regιsters) συλλογή από flip-flops Ρολόι option feedback Διανέμεται στα flip-flops output Συνδυαστική Λογική (Combinational Logic - CL) Δεν έχουν εσωτερική κατάσταση Έξοδοι είναι συναρτήσεις των εισόδων Προαιρετικά feedbacks ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 20

Παράδειγμα κυκλώματος Parallel to Serial Converter Όλα τα μονοπάτια είναι ενός bit Οι καταχωρητές είναι απλά flip-flops Η συνδυαστική λογική είναι οι πολυπλέκτες Δεν υπάρχει feedback ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 21

Γενικό Μοντέλο Σύγχρονων Κυκλωμάτων clock input input CL reg CL reg output option feedback Πώς μετράμε επιδόσεις ; Λειτουργίες / sec ; output Κύκλοι / sec ; Τι περιορίζει τον κύκλο ρολογιού ; Τι συμβαίνει αν αυξήσουμε τη συχνότητα του ρολογιού ; ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 22

Περιορισμοί στη συχνότητα του ρολογιού 1 Καθυστερήσεις πυλών 2 Καθυστερήσεις flip-flops input output t D clk Q setup time clock to Q delay Τι πρέπει να συμβεί σε ένα κύκλο του ρολογιού για να έχουμε σωστή λειτουργία ; Θεωρώντας ότι το ρολόι διανέμεται τέλεια (όλα τα flip-flops βλέπουν την ακμή ταυτόχρονα): Όλα τα σήματα πρέπει να είναι έτοιμα (setup) πρίν την θετική ακμή του ρολογιού ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 23

Flip-Flop: Χρονικές Παράμετροι T c2qm D Q T c2q Clk T su T hd Clk D A B Q A B Η είσοδος D πρέπει να μείνει σταθερή τουλάχιστον για χρόνο T su (setup time) πρίν την ακμή του ρολογιού και τουλάχιστον T hd (hold time) μετά την ακμή. Ένα παράθυρο χρόνου γύρω από την ακμή του ρολογιού για το οποίο η είσοδος πρέπει να μείνει σταθερή Η έξοδος Q αλλάζει λίγο μετά την ακμή του ρολογίου Τ c2q είναι ο χρόνος καθυστέρησης από την ακμή στην έξοδο (propagation delay) Τ c2qm είναι ο ελάχιστος χρόνος καθυστέρησης από την ακμή στην έξοδο (αρχίζουν να αλλάζουν τα δεδομένα contamination delay) ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 24

Σύγχρονο Κύκλωμα: Χρονικές Παράμετροι In D Q Combinatorial Logic CLout D Q Clk Clk Χρονικές παράμετροι καταχωρητών T clk : Περίοδος Ρολογιού T su : Setup time T hd : Hold time T c2q : Clock to Q (worst) T c2qm : Clock to Q (min) Χρονικές παράμετροι συνδυαστικής λογικής T clog : Καθυστέρηση συνδυαστικής λογικής (max propagation delay) T clogm : Ελάχιστη καθυστέρηση συνδυαστικής λογικής (min contamination) ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 25

Χρονισμός Σύγχρονων Κυκλωμάτων: In D Q 1 Ελάχιστη περίοδος Combinatorial Logic CLout D Q 2 Clk In Clk T su T hd a b Q 1 T c2q a b T c2qm CL out A Clk B T clogm T clog T su2 T clk T c2q + T clog + T su ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 26

Χρονισμός Σύγχρονων Κυκλωμάτων: In D Q 1 Ελάχιστη καθυστέρηση Combinatorial Logic CLout D Q 2 Clk In Clk T su T hd a b Q 1 T c2q a b T c2qm CL out A Clk B T clogm T clog T hd2 T hd T c2qm + T clogm ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 27

Χρονισμός Σύγχρονων Κυκλωμάτων Γενικά, για σωστή λειτουργία πρέπει για όλα τα μονοπάτια να ισχύει: T clk T c2q + T clog + T su T hd T c2qm + T clogm Πώς βρίσκουμε όλα τα μονοπάτια ; Από κάθε είσοδο ή έξοδο καταχωρητή σε κάθε είσοδο καταχωρητή ή έξοδο του κυκλώματος Το πιο αργό μονοπάτι συνδυαστικής λογικής είναι αυτό που καθορίζει το T clog (οπότε και την ελάχιστη περίοδο) και λέγεται critical path. Ο εντοπισμός του critical path μας δίνει τη δυνατότητα να προσπαθήσουμε να απλοποιήσουμε την λογική του μονοπατιού και να πετύχουμε υψηλότερη συχνότητα λειτουργίας του κυκλώματος. ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 28

Παράδειγμα (1/6) T and = 2ns, T or = 1ns, T mux = 3ns, T c2q = 0.5ns, T c2qm = 0.2ns, T su =0.4ns, T hd = 0.3ns Ποιό είναι το critical path; Πόση είναι η ελάχιστη περίοδος ρολογιού; Καλύπτονται όλες οι συνθήκες χρονισμού; ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 29

Παράδειγμα (2/6) T and = 2ns, T or = 1ns, T mux = 3ns, T c2q = 0.5ns, T c2qm = 0.2ns, T su =0.4ns, T hd = 0.3ns Ποιό είναι το critical path; ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 30

Παράδειγμα (3/6) T and = 2ns, T or = 1ns, T mux = 3ns, T c2q = 0.5ns, T c2qm = 0.2ns, T su =0.4ns, T hd = 0.3ns Πόση είναι η ελάχιστη περίοδος ρολογιού; T min = T c2q + T and + T mux + T and + T su = 7.9 ns ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 31

Παράδειγμα (4/6) T and = 2ns, T or = 1ns, T mux = 3ns, T c2q = 0.5ns, T c2qm = 0.2ns, T su =0.4ns, T hd = 0.3ns Καλύπτονται όλες οι συνθήκες χρονισμού; OXI!!! Έχουμε T clogm = 0 ns και T c2qm = 0.2ns Πρέπει T hd T c2qm + T clogm Και τώρα τι κάνουμε ; ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 32

Παράδειγμα (5/6) 0 T and = 2ns, T or = 1ns, T mux = 3ns, T c2q = 0.5ns, T c2qm = 0.2ns, T su =0.4ns, T hd = 0.3ns Καλύπτονται όλες οι συνθήκες χρονισμού; Πρέπει T hd T c2qm + T clogm Προσθέτουμε μια πύλη με Τ or = 1ns (αρκεί;) Γενικά όχι! Τ orm (min-contam.) ; Έστω T orm =T or και γενικά για όλες τις πύλες! (απλοποίηση) Τωρα ΟΚ!!! Έχουμε T clogm = 1 ns και T c2qm = 0.2ns ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 33

Παράδειγμα (6/6) T and = 2ns, T or = 1ns, T mux = 3ns, T c2q = 0.5ns, T c2qm = 0.2ns, T su =0.4ns, T hd = 0.3ns Καλύπτονται όλες οι συνθήκες χρονισμού; Πρέπει T hd T c2qm + T clogm Συνήθως βάζουμε 2 αντιστροφείς (έστω T invm = 0.3ns) ΟΚ!!! Έχουμε T clogm = 0.6 ns και T c2qm = 0.2ns ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 34

Παράδειγμα κυκλώματος με λάθος Πού είναι το λάθος ; ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 35

Πύλες και τεχνολογία (1/6) Οι πύλες στα ολοκληρωμένα κυκλώματα υλοποιούνται σε τεχνολογία CMOS (Complementary MOS) Βάση της τεχνολογίας τα transistors τύπου MOSFET (metal oxide semiconductor field effect transistors transistor επίδρασης πεδίου τύπου μέταλλο οξείδιο ημιαγωγός) Gate ( του transistor ) Source Drain Channel ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 36

Πύλες και τεχνολογία (2/6) 2 συμπληρωματικα είδη transistors NMOS (negative channel ) PMOS (positive channel ) Τα transistors συμπεριφέρονται σαν διακόπτες ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 37

Πύλες και τεχνολογία (3/6) Ο αντιστροφέας Vdd Αντιστροφέας (NOT gate): Vdd Gnd Vdd Gnd Gnd ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 38

Πύλες και τεχνολογία (4/6) Συμπεριφορά πυλών Ο αντιστροφέας g s d s Μοντελοποιεί την είσοδο άλλων πυλών και την χωρητικότητα του καλωδίου Ο ρυθμός εξαρτάται από την δύναμη του δικτύου aνέλκυσης και την xωρητικότητα C Ο ρυθμός εξαρτάται από την δύναμη του δικτύου καθέλκυσης και την xωρητικότητα C ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 39

Πύλες και τεχνολογία (5/6) Λογικές τιμές V +3 0 Logic 0 Logic 1 +3 V out 0 V in Logic 0 Input Voltage Logic 1 Input Voltage +3 Κατώφλι -Threshold Λογικό 1 (true) : V > Vdd Vth Λογικό 0 (false) : V < Vth ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 40

Πύλες και τεχνολογία (6/6) Το στοιχείο του χρόνου +3 V out Propagation delay 0 V in +3 Οι αλλαγές στις εξόδους δεν είναι ακαριαίες!!! ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 41

Καθυστερήσεις Καλωδίων Τα καλώδια έχουν καθυστέρηση!!! Τα σήματα κινούνται περίπου με την ταχύτητα του φωτός (~30 cm/ns) Ο χρόνος των σημάτων από την πηγή στον προορισμό είναι ο χρόνος μεταφοράς (transit time) Στα ICs τα καλώδια είναι «κοντά» οπότε οι χρόνοι μεταφοράς είναι πολύ μικροί σε σύγκριση με την περίοδο του ρολογιού και συνήθως τις αγνοούμε! Έχουν μεγάλη σημασία όμως στις τυπωμένες πλακέτες (PCBs) Επίσης είναι πολύ σημαντικές σε γρήγορα chips με μακριά καλώδια Π.χ. Busses, clocks ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 42 t x

Στοιχεία Μνήμης: Latch vs Register Latch Μανταλωτής: Level triggered! Αποθηκεύει τα δεδομένα όταν το ρολόι είναι 0. Register Καταχωρητής: Edge triggered! Αποθηκεύει τα δεδομένα στην ακμή του ρολογιού D Q D Q Clk Clk Clk D Q Clk D Q ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 43

Υλοποιήσεις: Στοιχεία μνήμης μεσω ανάδρασης Δύο αντιστροφείς σχηματίζουν ένα στατικό κύτταρο μνήμης (memory cell) το πιο απλό με βρόγχο ανάδρασης Θα κρατήσει την τιμή όσο τροφοδοτείται με ηλεκτρισμό "1" "0" Πώς μπορούμε να εισάγουμε νέα τιμή στο memory cell ; Σπάμε το μονοπάτι της ανάδρασης (feedback) Φορτώνουμε νέα τιμή "remember" "stored value" "data" "load" "stored value" ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 44

Βρόγχος ανάδρασης με NOR για υλοποίηση RS latch Παρόμοιο με το ζευγάρι των αντιστροφέων αλλά με τη δυνατότητα να θέσουμε την έξοδο στο 0 (reset=1) ή στο 1 (set=1) R S Υλοποιήσεις: Cross-coupled Gates RS Latches Q Βρόγχος ανάδρασης με NAND για υλοποίηση RS latch Παρόμοιο με το ζευγάρι των αντιστροφέων αλλά με τη δυνατότητα να θέσουμε την έξοδο στο 0 (reset=0) ή στο 1 (set=0) R S Q Q' S' R' S' Q Q R' Q' ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 45

Χρονική Συμπεριφορά: NOR-based RS Latch R Q S Q' Απαγορευμένο Reset Hold Set Reset Set 100 Race R S Q Q ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 46

Υλοποιήσεις: D Latch D-Latch με ρολόι και data: Φόρτωση δεδομένων εισόδου με το ρολόι Υλοποίηση με gated NOR-based RS Latch ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 47

Υλοποιήσεις: Mux-Based Positive D Latches Positive latch : «διαφανής» όταν CLK=1 0 Q module pos_latch (clk, d, q) input clk, d; output q; reg q; D 1 always @(clk or d) if (clk) q <= d; CLK endmodule ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 48

Υλοποιήσεις: Mux-Based Negative D Latches Negative latch : «διαφανής» όταν CLK=0 1 Q module neg_latch (clk, d, q) input clk, d; output q; reg q; D 0 always @(clk or d) if (~clk) q <= d; CLK endmodule ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 49

Υλοποιήσεις: Latch με Transistors CLK Q M CLK Q M CLK CLK NMOS transistors Δέχεται μη επικαλυπτόμενα (non-overlapping) clocks ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 50

Latches Έξοδος σταθερή Έξοδος ακολουθεί την είσοδο Έξοδος σταθερή Έξοδος ακολουθεί την είσοδο Χρονικές παράμετροι: T d2q : Χρόνος από την είσοδο στην έξοδο όταν το ρολόι θεωρείται ενεργό T c2q : Χρόνος για την αλλαγή της εξόδου μετά την ενεργοποίηση του ρολογιού ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 51

Καθυστερήσεις Καταχωρητή - Μανταλωτή T d2q D Q D Q Clk Clk T c2q T c2q Register Latch ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 52

Ακμοπυροδότητος Καταχωρητής Αφέντη Σκλάβου (1/2) Master-Slave καταχωρητής Edge-triggered D Flip-Flop Κατά την αρνητική φάση του ρολογιού αποθηκεύονται τα data στον master latch Κατά την θετική φάση του ρολογιού αλλάζουν οι έξοδοι του slave latch ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 53

Ακμοπυροδότητος Καταχωρητής Αφέντη Σκλάβου (2/2) Master-Slave καταχωρητής Edge-triggered D Flip-Flop Το setup-time προκύπτει από την καθυστέρηση του master latch To c2q-time προκύπτει από την καθυστέρηση του slave latch Master Slave ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 54

Ασύγχρονες είσοδοι σε σύγχρονα κυκλώματα (1/2) Τι γίνεται με τα εξωτερικά σήματα ; (π.χ. buttons) Δεν μπορούμε να εγγυηθούμε ότι οι χρόνοι setup και hold θα τηρούνται!!! Όταν ένα ασύγχρονο σήμα παραβιάζει setup και hold times Χάνουμε την μετάβαση στον πρώτο κύκλο αλλα την «πιάνουμε» στον δεύτερο «Πιάνουμε» την μετάβαση από τον πρώτο κύκλο Η έξοδος γίνεται μετασταθής για απροσδιόριστο χρόνο ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 55

Ασύγχρονες είσοδοι σε σύγχρονα κυκλώματα (2/2) Σιγουρευτείτε ότι οι εξωτερικές είσοδοι πηγαίνουν σε ένα ακριβώς flip-flop!!! Οι περιπτώσεις Ι και ΙΙ μπορούν να προκαλέσουν λάθος στο κύκλωμα αν από την ίδια είσοδο σε ένα flipflop συμβεί το φαινόμενο Ι ενώ σε ένα άλλο το ΙΙ. ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 56

Χειρισμός Μεταστάθειας (Metastability) Περίπτωση ΙΙΙ - Αδύνατον να προληφθεί! Τα μοντέρνα ψηφιακά κυκλώματα βγαίνουν σχετικά γρήγορα από κατaστάσεις μεταστάθειας. Λύση: Περιμένουμε τα σήματα να σταθεροποιηθούν Συγχρονισμός με 2-3 flips-flops (synchronization) Πιθανώς να είναι μετασταθής μετά τη δειγματοληψία Πολύ απίθανο να είναι μετασταθής για > 1 κύκλο Εξαιρετικά απίθανο να είναι μετασταθής για > 2 κύκλους ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 57

Η αρχή του Pipelining με ένα παράδειγμα (1/2) Ανάλογο πλύσης ρούχων: βήμα 1: wash (20 minutes) βήμα 2: dry (20 minutes) βήμα 3: fold (20 minutes) 60 minutes x 4 loads 4 hours Και αν επικαλύψουμε τα βήματα - στάδια; 20mins 20mins 20mins 20mins 20mins 20mins wash load1 load2 load3 load4 dry load1 load2 load3 load4 fold load1 load2 load3 load4 overlapped 2 hours ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 58

Η αρχή του Pipelining με ένα παράδειγμα (2/2) 20mins 20mins 20mins 20mins 20mins 20mins wash load1 load2 load3 load4 dry load1 load2 load3 load4 fold load1 load2 load3 load4 Αν αύξησουμε των αριθμό των loads, ο μέσος χρόνος ανα load πλησιάζει τα 20 minutes Καθυστέρηση - Latency ( ο χρόνος από την αρχή μεχρι το τέλος) για ένα load = 60 min Παροχή -Throughput = 3 loads/hour Pipelined throughput # of pipe stages x un-pipelined throughput. ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 59

Pipelining Γενικά: T IN CL OUT Υποθέστε T = 8 ns T FF (setup +clk q) = 1 ns F = 1/9 ns = 111 MHz Κόβουμε το CL block σε κομμάτια (stages) και τα χωρίζουμε με registers: T' IN CL1 CL2 OUT T1 T2 T = 4 ns + 1 ns + 4 ns +1 ns = 10 ns F = 1/(4 ns +1 ns) = 200 MHz Υποθέστε T1 = T2 = 4 ns CL block παράγει νέο αποτέλεσμα κάθε 5 ns αντί για κάθε 9 ns ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 60

Όρια στο Pipelining Χωρίς το χρονικό κόστος (overhead) των FF, η βελτίωση στο throughput θα ήταν ανάλογη του αριθμού των σταδίων(stages) του pipeline Αν προσθέσουμε πολλά στάδια, το overhead των FF αρχίζει να κυριαρχεί! ideal FF overhead 500 is the setup and real clk to Q times. throughput (1/T) half the clock period in FF overhead Άλλοι περιοριστικοί παράγοντες για πιο αποδοτικό pipelining: Οι καθυστερήσεις/αβεβαιότητες του ρολογιού (clock skew) συνεισφέρουν στο overhead Μη ισορροπημένα στάδια 1 2 3 4 5 6 7 8 # of stages Το κόστος των FFs κυριαρχεί Κατανάλωση ισχύος για την διανομή του ρολογιού(clock distribution power consumption) Αναδράσεις στις λογικές - feedbacks (dependencies between loop iterations) ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 61