Ψηφιακών Κυκλωμάτων. Σχεδίαση Ψηφιακών Κυκλωμάτων. Σκιαγράφηση της διάλεξης.

Transcript

1 Αντικείμενο του μαθήματος CST326: Σχεδίαση Ψηφιακών Κυκλωμάτων Σχεδίαση Ψηφιακών Κυκλωμάτων Η τεχνολογία VLSI - Διεργασίες CMOS Νικόλαος Καββαδίας nkavv@uop.gr 03 Νοεμβρίου 2010 Στόχοι του μαθήματος: παρουσίαση ϑεμάτων που άπτονται του σχεδιασμού ψηφιακών κυκλωμάτων για συσκευές FPGA Κυκλώματα CMOS Τεχνολογικές διεργασίες standard cell VLSI, FPGA Εμφαση στην παρουσίαση μοντέρνων αρχιτεκτονικών FPGA Σχεδιασμός και υλοποίηση ψηφιακών κυκλωμάτων σε FPGA Επίπεδα αφαίρεσης στα οποία μπορεί να συνταχθεί μία κυκλωματική περιγραφή Εργαλεία EDA (Electronic Design Automation) που βρίσκονται σε κοινή χρήση Ιδιοκτησιακές και open τεχνολογίες για την ανάπτυξη μιας ροής σχεδιασμού FPGA Περίγραμμα του μαθήματος Σκιαγράφηση της διάλεξης Διαλέξεις 1 Η τεχνολογία VLSI - Διεργασίες CMOS 2 Συνδυαστική και ακολουθιακή λογική 3 Αριθμητικά κυκλώματα και μνήμες 4 Η αρχιτεκτονική οργάνωση των FPGA 5 Φυσική σχεδίαση των FPGA 6 Οι αρχιτεκτονικές FPGA Xilinx Spartan-3 και Virtex-5 7 Μεθοδολογίες και επίπεδα αφαίρεσης στην ψηφιακή σχεδίαση 8 Παραδείγματα σχεδίασης - Κύκλωμα επεξεργασίας δεδομένων και επεξεργαστής RISC 9 Ασκήσεις στο πρότυπο των εξετάσεων του μαθήματος 10 Ειδικά ϑέματα ψηφιακής σχεδίασης (οργάνωση διαύλων, εργαλεία EDA) Ιστότοπος του μαθήματος: Η εξέλιξη των τεχνολογιών VLSI Το τρανζίστορ MOSFET Κλασσική διεργασία CMOS Ο αντιστροφέας CMOS Ιδιότητες των στατικών κυκλωμάτων CMOS

2 Ο νόμος του Moore Αριθμός των τρανζίστορ σε επεξεργαστές Intel Το 1965, ο Gordon Moore πραγματοποίησε μία πρόβλεψη για την εξέλιξη της ημιαγωγικής τεχνολογίας: Οι επιδόσεις των ολοκληρωμένων κυκλωμάτων ϑα διπλασιάζονται κάθε 18 μήνες Αυτό που είχε παρατηρήσει μελετώντας τα μέχρις τότε δεδομένα ήταν ότι ο αριθμός των τρανζίστορ (transistor) σε ένα ολοκληρωμένο (chip) διπλασιάζονταν κάθε 18 με 24 μήνες Η πρόβλεψή του ισχύει μέχρι και σήμερα Εξέλιξη χαρακτηριστικών δεικτών των επιδόσεων ολοκληρωμένων κυκλωμάτων Προκλήσεις και προβλήματα στην ψηφιακή σχεδίαση Διαστάσεις ολοκληρωμένου Κατανάλωση ισχύος Μέγιστη συχνότητα χρονισμού Πυκνότητα καταν. ισχύος Προβλήματα σε μικροσκοπικό επίπεδο Σχεδίαση για λειτουργία σε πολύ υψηλές συχνότητες Διασυνδέσεις Θόρυβος και παρεμβολές (crosstalk) Αξιοπιστία και ελεγξιμότητα Κατανάλωση ισχύος Διανομή των σημάτων χρονισμού (clock distribution) Προβλήματα σε μακροσκοπικό επίπεδο Αξιοποίηση της προσφερόμενης επιφάνειας ολοκλήρωσης (millions of gates) Σχεδιασμός σε υψηλά επίπεδα αφαίρεσης για βελτίωση της παραγωγικότητας Time-to-market Επαναχρησιμοποίηση σχεδίων και IP (Intellectual Property), ϑέματα μεταφερτότητας προγενέστερων σχεδιάσεων Προγνωσιμότητα (predictability) επιδόσεων

3 Η αποκλίνουσα σχέση πολυπλοκότητας και παραγωγικότητας Το χάσμα μεταξύ κυκλωματικής πολυπλοκότητας και της παραγωγικότητας του μηχανικού/σχεδιαστή υλικού γίνεται ολοένα και μεγαλύτερο Μετρικά και κόστη στη σχεδίαση ολοκληρωμένων κυκλωμάτων Μετρικά των επιδόσεων ενός ψηφιακού κυκλώματος Ταχύτητα (χρονικές καθυστερήσεις, συχνότητα λειτουργίας) Κατανάλωση ισχύος Απαιτούμενη ενέργεια για την εκτέλεση κάποιας λειτουργίας Κόστος ανάπτυξης και παραγωγής Αξιοπιστία Κλιμάκωση σε νέες διεργασίες NRE (non-recurrent engineering) κόστη Κόστη που δεν επαναλαμβάνονται ξανά όπως χρόνος και έξοδα για το σχεδιασμό ενός νέου προϊόντος Παραγωγή των μασκών για τη φωτολιθογραφική επεξεργασία Επαναλαμβανόμενα κόστη Για κάθε ολοκληρωμένο: silicon processing, packaging, testing Τα κόστη αυτά είναι ανάλογα της επιφάνειας ολοκληρωμένου και του μεγέθους της παρτίδας παραγωγής Εξέλιξη της τεχνολογίας CMOS Το τρανζίστορ MOSFET (1) Πηγή: International Technology Roadmap for Semiconductors (ITRS) Δεδομένα: Ετος 2000 με προβλέψεις για τα επόμενα έτη MOSFET: Τρανζίστορ επίδρασης πεδίου (metal-oxide semiconductor field effect transistor) Στοιχείο 4 ακροδεκτών: Gate (πύλη) Source (πηγή) Drain (απαγωγός, δραίνος ή καταβόθρα) Bulk (επαφή υποστρώματος) Οταν μία τάση εφαρμοστεί στην πύλη, η οποία είναι μεγαλύτερη από μία οριακή τιμή η οποία ονομάζεται τάση κατωφλίου (V T ), ένα κανάλι αγωγιμότητας διαμορφώνεται μεταξύ απαγωγού και πηγής. Εφόσον απαγωγός και πηγή βρίσκονται σε διαφορά δυναμικού, το κανάλι αυτό άγει. Η αγωγιμότητα του καναλιού επηρεάζεται από τη διαφορά τάσης μεταξύ πύλης και πηγής. Οσο μεγαλύτερη είναι αυτή η διαφορά, τόσο μικρότερη είναι η αντίσταση του καναλιού και τόσο μεγαλύτερο αυτό το ρεύμα

4 Το τρανζίστορ MOSFET (2) Το τρανζίστορ MOSFET (3) Τρανζίστορ NMOS: αποτελείται από περιοχές απαγωγού και πηγής με προσμείξεις n+, ενσωματωμένες σε ένα υπόστρωμα τύπου p Τρανζίστορ PMOS: αποτελείται από περιοχές απαγωγού και πηγής με προσμείξεις p+, ενσωματωμένες σε ένα υπόστρωμα τύπου n Η αγωγιμότητά του MOSFET οφείλεται μόνο στην κίνηση ηλεκτρονίων (μονοπολικό τρανζίστορ) και όχι στην κίνηση ηλεκτρονίων και οπών όπως συμβαίνει στα BJT (διπολικά τρανζίστορ) Στις διεργασίες CMOS, τα σχεδιαζόμενα κυκλώματα χρησιμοποιούν τρανζίστορ και των δύο τύπων (NMOS και PMOS) Συμβολισμοί Το τρανζίστορ MOSFET (4) Εξέλιξη στις διεργασίες CMOS Τα τρανζίστορ MOSFET χρησιμοποιούνται στα ψηφιακά κυκλώματα σε διακοπτική λειτουργία (switching operation) Σύγκριση διακόπτη και MOSFET το οποίο λειτουργεί σε κόρο (saturation) και αποκοπή (cutoff) δηλαδή σε δύο διακριτές καταστάσεις Τομή ολοκληρωμένου που υπόκειται σε κλασσική διεργασία CMOS Τομή ολοκληρωμένου που υπόκειται σε μία μοντέρνα διεργασία CMOS

5 Βήματα μιας τυπικής διεργασίας CMOS (1) Βήματα μιας τυπικής διεργασίας CMOS (2) Διαμόρφωση υποστρώματος p+ με επιταξιακή στρώση p-epi Μετά τη χάραξη πλάσματος για την εμφύτευση περιοχών απομόνωσης χρησιμοποιώντας τη συμπληρωματική μάσκα από αυτή της ενεργής Μετά την εναπόθεση του οξειδίου πύλης και του νιτριδίου του πυριτίου (προστατευτική στρώση απομόνωσης) Μετά την εμφύτευση τέλους καναλιού και την απομάκρυνση του προστατευτικού νιτριδίου του πυριτίου Βήματα μιας τυπικής διεργασίας CMOS (3) Βήματα μιας τυπικής διεργασίας CMOS (4) Μετά την προσθήκη των εμφυτεύσεων n-πηγαδιού και τη ρύθμιση της τάσης κατωφλίου V Tp Μετά την εναπόθεση και χάραξη πολυκρυσταλλικού πυριτίου (πολυπυριτίου) Μετά την προσθήκη των εμφυτεύσεων p-πηγαδιού (p-υποστρώματος) και ρύθμισης της τάσης κατωφλίου V Tn Μετά τις εμφυτεύσεις n+ και p+ για πηγή/απαγωγό. Αυτά τα βήματα ενισχύουν και τις προσμίξεις στην περιοχή του πολυπυριτίου

6 Βήματα μιας τυπικής διεργασίας CMOS (5) Βήματα μιας τυπικής διεργασίας CMOS (6) Μετά την εναπόθεση οξειδίου του πυριτίου (SiO 2 ) για μόνωση και τη χάραξη των τομών επαφής Μετά την εναπόθεση του μονωτικού SiO 2, τη χάραξη των περασμάτων (vias) και την εναπόθεση και χάραξη της δεύτερης στρώσης Al Μετά την εναπόθεση και χάραξη της πρώτης στρώσης αλουμινίου (Al) Κανόνες σχεδιασμού (design rules) Στρώσεις (layers) σε μία τυπική διεργασία CMOS Αποτελούν τη διεπαφή μεταξύ του σχεδιαστή μασκών και του μηχανικού διεργασιών Οι κανόνες σχεδιασμού είναι μία λίστα από οδηγίες για το πως πρέπει να σχεδιαστούν οι μάσκες των διαφόρων στρώσεων σε μία CMOS διεργασία Η μονάδα αναφοράς αποτελεί το ελάχιστο δυνατό εύρος χάραξης σε μία στρώση Οι διαστάσεις στους κανόνες σχεδιασμού εκφράζονται ως απόλυτες διαστάσεις σε νανόμετρα (nm) Αν πρόκειται για κλιμακωτούς κανόνες (scalable rules) τότε εκφράζονται σε ακέραια πολλαπλάσια (μερικές φορές και ημιπολλαπλάσια) της παραμέτρου λάμδα (λ)

7 Εφαρμογή των κανόνων σχεδιασμού στην ίδια στρώση Περάσματα και επαφές Πέρασμα (via): ένωση μεταξύ διαφορετικών στρώσεων στο υπόστρωμα Επαφή (contact): ένωση μεταξύ στρώσης μετάλλου και πολυκρυσταλλικού πυριτίου Ο αντιστροφέας CMOS Κυκλώματα CMOS σε επίπεδο τρανζίστορ και μασκών Κυκλωματική σχεδίαση του αντιστροφέα CMOS Τα τρανζίστορ NMOS και PMOS σε διακοπτική λειτουργία Σχεδίαση ψηφιακού κυκλώματος απομονωτή (buffer) με χρήση αντιστροφέων σε σειρά Η φυσική σχεδίαση (layout) του απομονωτή

8 Η χαρακτηριστική μεταφοράς τάσης και οι περιοχές λειτουργίας του αντιστροφέα CMOS Συνιστώσες της κατανάλωσης ισχύος στα κυκλώματα CMOS Περιοχή NMOS PMOS Συνθήκη A Αποκοπή Γραμμική 0 < V in < V Tn B Κόρος Γραμμική V Tn V in < VDD 2 C Κόρος Κόρος V in VDD 2 V D Γραμμική Κόρος DD < V 2 in < V DD V Tp E Γραμμική Αποκοπή V DD V Tp V in V DD Δυναμική κατανάλωση ισχύος Φόρτιση και εκφόρτιση χωρητικοτήτων Ρεύματα βραχυκυκλώματος Μονοπάτια ανάμεσα στα σήματα τροφοδοσίας τα οποία βραχυκυκλώνονται στιγμιαία κατά τη μεταγωγή κατάστασης σε χωρητικούς κόμβους ενός ψηφιακού κυκλώματος CMOS Ρεύματα διαρροής Διαρρέουσες ημιαγωγικές επαφές όπως εσωτερικές δίοδοι και παρασιτικά τρανζίστορ Δυναμική κατανάλωση ισχύος Δραστηριότητα μεταβάσεων κόμβου (node transition activity) Ενέργεια ανά μεταγωγή: Energy/transition C L V 2 dd Δυναμική ισχύς: Ισχύς Ενέργεια/μεταγωγή Συχνότητα C L V 2 dd f Η δυναμική ισχύς δεν εξαρτάται από τις διαστάσεις (W/L) των τρανζίστορ Προκειμένου να μειωθεί η δυναμική ισχύς, ϑα πρέπει να ελαττωθεί τουλάχιστον μία από τις συνιστώσες της: C L, V dd και f. Αποτελεί τη συχνότητα των μεταβάσεων ανάμεσα σε δύο δοθείσες λογικές καταστάσεις σε έναν κόμβο Δίνεται από το λόγο του αριθμού των μεταβάσεων στον κόμβο ως προς τον συνολικό αριθμό των αλλαγών στις τιμές εισόδου που επιδρούν στον κόμβο Συμβολίζεται με α και λογίζεται για τις μεταβάσεις 0 1 (α 0 1 ) και 1 0 (α 1 0 ) Η ενέργεια λόγω της μεταγωγής μιας πύλης CMOS για N κύκλους ρολογιού δίνεται από τη σχέση E N = C L V 2 dd n(n) n(n) είναι ο αριθμός των μεταβάσεων 0 1 σε N κύκλους ρολογιού Για τη μέση δυναμική ισχύ έχουμε: E N P avg = lim N N f clk n(n) = ( lim N N ) C L V 2 dd f clk = α 0 1 C L V 2 dd f clk

9 Ρεύματα βραχυκυκλωμάτων (short circuit currents) Τρόποι ελάττωσης των ρευμάτων βραχυκυκλωμάτων Οι χρόνοι ανόδου και καθόδου της κυματομορφής του ρεύματος στο φορτίο εξόδου (C L ) ϑα πρέπει να είναι κατά το δυνατόν ίσοι Στην πράξη τα ρεύματα βραχυκυκλωμάτων συνεισφέρουν λιγότερο από 10% της συνολικά καταναλισκόμενης ισχύος Διαρροές λόγω του ρεύματος περιοχής υποκατωφλίου (subthreshold current leakage) Στατική κατανάλωση ισχύος Οταν η τάση πύλης του (NMOS ή PMOS) τρανζίστορ ελαττωθεί και γίνει ίση με την τάση κατωφλίου (V T ) το ρεύμα το οποίο διαρρέει τον απαγωγό του δεν οδηγείται ακαριαία στο 0 Το τρανζίστορ εξακολουθεί να άγει και κάτω από την τιμή κατωφλίου, προκαλώντας μικρό ρεύμα, η ένταση του οποίου εξαρτάται εκθετικά από τις τάσεις V GS και V DS Στα ψηφιακά κυκλώματα (αλλά όχι σε ορισμένες μεθοδολογίες σχεδιασμού αναλογικών κυκλωμάτων χαμηλής ισχύος) το ρεύμα υποκατωφλίου είναι ανεπιθύμητο Το φαινόμενο γίνεται ολοένα και πιο έντονο σε μοντέρνες τεχνολογίες μικρών διαστάσεων όπου οι τάσεις κατωφλίου είναι εξαιρετικά χαμηλές (V T 0.2V) Δίνεται από τη σχέση P static = V dd I static

10 Χαρακτηριστικά των στατικών κυκλωμάτων CMOS Σε κάθε χρονικό σημείο (εκτός από τη μεταβατική χρονική περίοδο κατά την οποία γίνεται αλλαγή κατάστασης) κάθε έξοδος πύλης ενώνεται είτε με V dd είτε με V ss μέσω μονοπατιού χαμηλής αντίστασης Σε κάθε περίπτωση ϑεωρούμε ότι οι έξοδοι των πυλών λαμβάνουν την αντίστοιχη τιμή της συνάρτησης Boole την οποία υλοποιεί η αντίστοιχη πύλη. Δηλαδή αγνοούμε τα μεταβατικά φαινόμενα τα οποία υφίστανται κατά τις περιόδους στις οποίες γίνεται η μεταγωγή Αυτό δεν ισχύει για τα δυναμικά κυκλώματα CMOS, η λειτουργία των οποίων εξαρτάται από την προσωρινή αποθήκευση επιπέδων σημάτων (φορτίου) σε χωρητικότητες εσωτερικών κόμβων