7. ΥΑ ΙΚΗ ΠΡΟΣΘΕΣΗ ΚΑΙ ΑΦΑΙΡΕΣΗ

Σχετικά έγγραφα
Εισαγωγή στην Πληροφορική

9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ

a -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3

Αθροιστές. Ημιαθροιστής

4.1 Θεωρητική εισαγωγή

ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Ψηφιακή Σχεδίαση Εργαστηριο 1. Τμήμα: Μηχανικών Πληροφορικής κ Τηλεπικοινωνιών Διδάσκων: Δρ. Σωτήριος Κοντογιαννης Μάθημα 2 ου εξαμήνου

1 η Θεµατική Ενότητα : Αριθµητικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

Ύλη Λογικού Σχεδιασµού Ι

Εισαγωγή στην Πληροφορική

Εισαγωγή. Συνδυαστικά: Οι έξοδοι είναι συνάρτηση των εισόδων

Εισαγωγή στην Πληροφορική

Εισαγωγή στην Πληροφορική

Περίληψη. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο υαδική Αφαίρεση. υαδική Αφαίρεση (συν.) Ακόµη ένα παράδειγµα Αφαίρεσης.

Εισαγωγή στην Πληροφορική

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

ΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ : ΚΑΛΟΜΟΙΡΟΣ ΙΩΑΝΝΗΣ, ΕΠΙΚΟΥΡΟΣ ΚΑΘΗΓΗΤΗΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Άλλες Αριθμητικές Συναρτήσεις/Κυκλώματα

! Εάν ο αριθμός διαθέτει περισσότερα bits, χρησιμοποιούμε μεγαλύτερες δυνάμεις του 2. ! Προσοχή στη θέση του περισσότερο σημαντικού bit!

2. ΛΟΓΙΚΕΣ ΠΥΛΕΣ. e-book ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ- ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 1

Πράξεις με δυαδικούς αριθμούς

Εισαγωγή στην Πληροφορική

Εισαγωγή στην Πληροφορική

ΠΛΗΡΟΦΟΡΙΚΗ I. 4 η ΔΙΑΛΕΞΗ Αριθμητικά Συστήματα

Ενότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

Εισαγωγή στην Πληροφορική

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

Ψηφιακή Λογική και Σχεδίαση

Μετατροπή δυαδικών αριθμών

Σχεδίαση Βασικών Κυκλωµάτων. Χρ. Καβουσιανός. Επίκουρος Καθηγητής

1. Βάσεις αριθμητικών συστημάτων 2. Μετατροπές μεταξύ ξύβάσεων 3. Αρνητικοί δυαδικοί αριθμοί 4. Αριθμητικές πράξεις δυαδικών αριθμών

14. ΑΠΑΡΙΘΜΗΤΕΣ. e-book ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ- ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 1

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Ελίνα Μακρή

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

Εισαγωγή στην Πληροφορική

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

σύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.

Ψηφιακοί Υπολογιστές

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Εισαγωγή στην Επιστήμη των Υπολογιστών

Υπολογιστές και Πληροφορία 1

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Αριθµητική υπολογιστών

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

6. ΟΙΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ

Σ ή. : υαδικά. Ε ό. ή Ενότητα

Δυαδικό Σύστημα Αρίθμησης

Εισαγωγή στους Υπολογιστές

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Δυαδικη παρασταση αριθμων και συμβολων

Λαμβάνοντασ υπόψη ότι κατά την πρόςθεςη δφο δυαδικϊν ψηφίων ιςχφει: Κρατοφμενο

Εισαγωγή στην Πληροφορική

Εισαγωγή στους Υπολογιστές

Εργαστήριο Ψηφιακής Σχεδίασης

Λογική Σχεδίαση Ψηφιακών Συστημάτων

ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Κεφάλαιο 3

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Στοιχειώδης Λογικές Συναρτήσεις

ΠΕΡΙΕΧΟΜΕΝΑ 1 ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ ΚΑΙ ΚΩ ΙΚΕΣ 1

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία ιάλεξη 11

Βοηθητικές Σημειώσεις στη ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

Τμήμα Χρηματοοικονομικής & Ελεγκτικής ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας. Πληροφορική Ι. Μάθημα 4 ο Πράξεις με bits. Δρ.

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ : Κ. ΠΕΚΜΕΣΤΖΗ

13. ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch

Αριθμητικά Συστήματα

Εισαγωγή στην επιστήμη των υπολογιστών. Πράξεις με μπιτ

Λογικός Σχεδιασµός και Σχεδιασµός Η/Υ. ΗΜΥ-210: Εαρινό Εξάµηνο Σκοπός του µαθήµατος. Ψηφιακά Συστήµατα. Περίληψη. Εύρος Τάσης (Voltage(

Συστήματα Αρίθμησης. Συστήματα Αρίθμησης 1. PDF created with FinePrint pdffactory Pro trial version

6.1 Θεωρητική εισαγωγή

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία ιάλεξη 12

Επανάληψη Βασικών Στοιχείων Ψηφιακής Λογικής

( 1) R s S. R o. r D + -

ΣΠ. ΛΟΥΒΡΟΣ, Ν. ΣΚΛΑΒΟΣ

Ανασκόπηση στα ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ

Κεφάλαιο 4. Λογική Σχεδίαση

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. ιδάσκων : ρ. Β. ΒΑΛΑΜΟΝΤΕΣ. Πύλες - Άλγεβρα Boole 1

Αρχιτεκτονική Υπολογιστών

Κεφάλαιο Λογικές Πύλες- Κυκλώματα βασικών πράξεων

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

ΑΣΚΗΣΗ 7 ΚΩΔΙΚΕΣ Η ΟΘΟΝΗ 7 ΤΜΗΜΑΤΩΝ - ΚΩΔΙΚΟΠΟΙΗTΕΣ ( ENCODERS )

Κεφάλαιο 3 Κεντρική Μονάδα Επεξεργασίας

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Transcript:

7. ΥΑ ΙΚΗ ΠΡΟΣΘΕΣΗ ΚΑΙ ΑΦΑΙΡΕΣΗ e-book ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ- ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 1

ΥΑ ΙΚΗ ΠΡΟΣΘΕΣΗ ΚΑΙ ΑΦΑΙΡΕΣΗ ΗΜΙΑΘΡΟΙΣΤΗΣ ΠΛΗΡΗΣ ΑΘΡΟΙΣΤΗΣ ΗΜΙΑΦΑΙΡΕΤΗΣ ΠΛΗΡΗΣ ΑΦΑΙΡΕΤΗΣ ΠΑΡΑΛΛΗΛΟΣ ΥΑ ΙΚΟΣ ΑΘΡΟΙΣΤΗΣ ΠΑΡΑΛΛΗΛΟΣ ΥΑ ΙΚΟΣ ΑΘΡΟΙΣΤΗΣ - ΑΦΑΙΡΕΤΗΣ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 2

ΗΜΙΑΘΡΟΙΣΤΗΣ Το κύκλωµα που πραγµατοποιεί την πρόσθεση δυο ψηφίων χωρίς να λαµβάνει υπόψη τυχόν προηγούµενο κρατούµενο ονοµάζεται Ηµιαθροιστής.ΟΗµιαθροιστήςέχειδυοεισόδους xκαι y (τα bitπου προστίθενται) και δυο εξόδους C (κρατούµενο-carry) και S (άθροισµαsum). x y C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 S=x y+xy =x y C=xy ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 3

ΠΛΗΡΗΣ ΑΘΡΟΙΣΤΗΣ Το κύκλωµα που πραγµατοποιεί την πρόσθεση δυο ψηφίων λαµβάνοντας υπόψη τυχόν προηγούµενο κρατούµενο ονοµάζεται Πλήρης Αθροιστής. Ο Πλήρης Αθροιστής έχει τρεις εισόδους x, y (τα bit που προστίθενται) και z (κρατούµενο εισόδου) και δυο εξόδους C (κρατούµενο εξόδου-carry) και S (άθροισµα-sum). x y z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 S=(x y) z C=xy+(x y)z ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 4

ΗΜΙΑΦΑΙΡΕΤΗΣ Το κύκλωµα που πραγµατοποιεί την αφαίρεση των ψηφίων χωρίς να υπολογίζει τυχόν προηγούµενο δανεικό ονοµάζεται Ηµιαφαιρέτης. Ο Ηµιαφαιρέτης έχει δυο εισόδους x και y (τα bit που αφαιρούνται) και δυο εξόδους B (δανεικό) και D (διαφορά). x y B D 0 0 0 0 0 1 1 1 1 0 0 1 1 1 0 0 D=x y B=x y ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 5

ΠΛΗΡΗΣ ΑΦΑΙΡΕΤΗΣ Το κύκλωµα που πραγµατοποιεί την αφαίρεση δυο ψηφίων λαµβάνοντας υπόψη τυχόν προηγούµενο δανεικό ονοµάζεται Πλήρης Αφαιρέτης. Ο Πλήρης Αφαιρέτης έχει τρεις εισόδους x, y (τα bit που προστίθενται) και z (δανεικό εισόδου) και δυο εξόδους B (δανεικό εξόδου) και D (διαφορά). x y z B D 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 D=(x y) z 0 1 1 1 0 1 0 0 0 1 B=x y+(x y) z 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 6

ΠΑΡΑΛΛΗΛΟΣ ΥΑ ΙΚΟΣ ΑΘΡΟΙΣΤΗΣ Ο Παράλληλος υαδικός Αθροιστής 4-bit (chip 7483) έχει ως εισόδους το κρατούµενο εισόδου C0 (pin 13) και δυο 4-bit δυαδικούς αριθµούς A=A4A3A2A1 (pin 1, 3, 8, 10)και B=B4B3B2B1 (pin 16, 4, 7, 11) και έχει ως έξοδο έναν 5-bit δυαδικό αριθµό Σ=C4Σ4Σ3Σ2Σ1 (pin 14, 15, 2, 6, 9),όπου C4 (pin 14)είναιτοκρατούµενοεξόδου. Το κύκλωµα του Παράλληλου υαδικού Αθροιστή υλοποιεί την πρόσθεση A+B+C0. Όταν C0=0 τότε το κύκλωµα παράγει το άθροισµα Σ=A+B Όταν C0=1 τότε το κύκλωµα παράγει το άθροισµα Σ=A+B+1 Αν το δεκαδικό ισοδύναµο του αθροίσµατος είναι µεγαλύτερο του 15 τότε C4=1,ενώανείναιµικρότεροήίσοτου 15τότε C4=0. ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 7

ΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ 7483 ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 8

ΠΑΡΑΛΛΗΛΟΣ ΥΑ ΙΚΟΣ ΑΘΡΟΙΣΤΗΣ -ΑΦΑΙΡΕΤΗΣ Ο Παράλληλος υαδικός Αθροιστής/Αφαιρέτης 4-bit έχει ως εισόδους το bit ελέγχου C0 (switch C0) και δύο 4-bit δυαδικούς αριθµούς a=a4a3a2a1 (switches a4, a3, a2, a1) και b=b4b3b2b1 (switches b4, b3, b2, b1)καιέχειωςεξόδουςτοκρατούµενοεξόδου C4 (led C4) και έναν 4-bit δυαδικό αριθµό Σ4Σ3Σ2Σ1 (led Σ4, Σ3, Σ2,Σ1). Οι είσοδοι a4a3a2a1 του Παράλληλου υαδικού Αθροιστή/Αφαιρέτη/ τροφοδοτούν τις εισόδους A4A3A2A1 του Παράλληλου υαδικού Αθροιστή. Οι είσοδοι b4b3b2b1του Παράλληλου υαδικού Αθροιστή/Αφαιρέτη τροφοδοτούν τις εισόδους B4B3B2B1 του Παράλληλου υαδικού Αθροιστή αφού περάσουν από πύλες XOR2, η άλλη είσοδος των οποίων είναι το bit ελέγχου C0, το οποίο τροφοδοτεί και το κρατούµενο εισόδου του Παράλληλου υαδικού Αθροιστή. ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 9

ΛΕΙΤΟΥΡΓΙΑ Όταν C0=0 το κύκλωµα του Παράλληλου υαδικού Αθροιστή/Αφαιρέτη λειτουργεί ως αθροιστής και υλοποιεί την πρόσθεση a+b. Το άθροισµα είναι ο 5-bit δυαδικός αριθµός Σ=C4Σ4Σ3Σ2Σ1. Αν το δεκαδικό ισοδύναµο του αθροίσµατος είναιµεγαλύτεροτου 15τότε C4=1,ενώανείναιµικρότεροήίσο του 15τότε C4=0. Όταν C0=1 το κύκλωµα του Παράλληλου υαδικού Αθροιστή/Αφαιρέτη λειτουργεί ως αφαιρέτης. Αν a b τότε το κύκλωµα υλοποιεί την αφαίρεση a-b, οπότε C4=1 και ο 4-bit δυαδικός αριθµός Σ4Σ3Σ2Σ1 είναι το δεκαδικό ισοδύναµο της διαφοράς a-b. Αν a<b τότε το κύκλωµα υλοποιεί την αφαίρεση b-a, οπότε C4=0 και ο 4-bit δυαδικός αριθµός Σ4Σ3Σ2Σ1 είναι το συµπλήρωµα ως προς 2 της διαφοράς b-a. Το συµπλήρωµα ως προς 2 (σ-2) ενός δυαδικού αριθµού προκύπτει προσθέτοντας 1 στο συµπλήρωµα ως προς 1 (σ-1) του δυαδικού αριθµού. ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 10

ΣΥΝ ΕΣΗ 7486 7483 pin connection pin connection 1 από switch C0 1 από switch a4 2 από switch b1 2 σε led Σ3 3 στο pin 11 του 7483 3 από switch a3 4 από switch C0 4 από pin 8 του 7486 5 από switch b2 5 Vcc 6 στο pin 7 του 7483 6 σε led Σ2 7 GND 7 από pin 6 του 7486 8 στο pin 4 του 7483 8 από switch a2 9 από switch C0 9 σε led Σ1 10 από switch b3 10 από switch a1 11 στο pin 16 του 7483 11 από pin 3 του 7486 12 από switch C0 12 GND 13 από switch b4 13 από switch C0 14 Vcc 14 σε led C4 15 σε led Σ4 16 από pin 11 του 7486 ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 11

ΕΛΕΓΧΟΣ ΛΕΙΤΟΥΡΓΙΑΣ C0=0 ΚΑΙ C4=0 Θέτοντας τις παρακάτω εισόδους στον Παράλληλο υαδικό Αθροιστή/Αφαιρέτη: C0=0, a4a3a2a1=0011 και b4b3b2b1=0100 οι είσοδοι του Παράλληλου Αθροιστή είναι: : C0=0, A4A3A2A1=0011 και B4B3B2B1=0100 Τότε οι έξοδοι του κυκλώµατος είναι: C4=0 και Σ4Σ3Σ2Σ1=0111 Το κύκλωµα υπολογίζει το άθροισµα 0011+0100=00111 ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 12

ΕΛΕΓΧΟΣ ΛΕΙΤΟΥΡΓΙΑΣ C0=0 ΚΑΙ C4=1 Θέτοντας τις παρακάτω εισόδους στον Παράλληλο υαδικό Αθροιστή/Αφαιρέτη: C0=0, a4a3a2a1=1100 και b4b3b2b1=1001 οι είσοδοι του Παράλληλου Αθροιστή είναι: : C0=0, A4A3A2A1=1100 και B4B3B2B1=1001 Τότε οι έξοδοι του κυκλώµατος είναι: C4=1 και Σ4Σ3Σ2Σ1=0101 Το κύκλωµα υπολογίζει το άθροισµα 1100+1001=10101 ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 13

ΕΛΕΓΧΟΣ ΛΕΙΤΟΥΡΓΙΑΣ C0=1ΚΑΙ C4=1 Θέτοντας τις παρακάτω εισόδους στον Παράλληλο υαδικό Αθροιστή/Αφαιρέτη: C0=1, a4a3a2a1=1100 και b4b3b2b1=1001 οι είσοδοι του Παράλληλου Αθροιστή είναι: : C0=1, A4A3A2A1=1100 και B4B3B2B1=0110 Τότε οι έξοδοι του κυκλώµατος είναι: C4=1 και Σ4Σ3Σ2Σ1=0011 Το κύκλωµα υπολογίζει τη διαφορά 1100-1001=0011 ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 14

ΕΛΕΓΧΟΣ ΛΕΙΤΟΥΡΓΙΑΣ C0=1ΚΑΙ C4=0 Θέτοντας τις παρακάτω εισόδους στον Παράλληλο υαδικό Αθροιστή/Αφαιρέτη: C0=1, a4a3a2a1=1001 και b4b3b2b1=1100 οι είσοδοι του Παράλληλου Αθροιστή είναι: C0=1, A4A3A2A1=1001 και B4B3B2B1=0011 Τότε οι έξοδοι του κυκλώµατος είναι: C4=0 και Σ4Σ3Σ2Σ1=1101 Το κύκλωµα υπολογίζει το συµπλήρωµα ως προς 2 της διαφοράς 1100-1001=0011 σ-1 του 0011 = 1100 σ-2 του 0011 = σ-1 του 0011 + 1 = 1100 + 1=1101 ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ-ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 15