EE434 ASIC & Digital Systems Arithmetic Circuits
|
|
|
- Ὀλυμπιόδωρος Γιάγκος
- 6 χρόνια πριν
- Προβολές:
Transcript
1 EE434 ASIC & Digital Systems Arithmetic Circuits Spring 25 Dae Hyun Kim
2 Arithmetic Circuits What we will learn Adders Basic High-speed 2
3 Adder -bit adder SSSSSS = AA BB CCCC CCCC = AA BB + BB CCCC + AA CCCC AA BB CCCC FA CCCC SS 3
4 Adder n-bit Adder BB nn BB nn 2 BB AA nn AA nn 2 AA CCCC CCCC SS nn SS nn 2 SS 4
5 Adder Two-operand adders Ripple carry adder Carry select adder Conditional sum adder Carry skip adder Prefix adders Carry lookahead adder Ling adder 5
6 Ripple Carry Adder BB nn AA nn BB nn 2 AA nn 2 BB 2 AA 2 BB AA BB AA CCCC nn CCCC nn CCCC nn 2 CCCC nn 2 CCCC 2 CCCC 2 CCCC CCCC CCCC CCCC FA FA FA FA FA CCCC SS nn SS nn 2 SS 2 SS SS 6
7 Ripple Carry Adder Delay computation FA delay: FFFF n-bit RCA delay: nn FFFF BB nn AA nn BB nn 2 AA nn 2 BB 2 AA 2 BB AA BB AA CCCC nn CCCC nn CCCC nn 2 CCCC nn 2 CCCC 2 CCCC 2 CCCC CCCC CCCC CCCC FA FA FA FA FA CCCC SS nn SS nn 2 SS 2 SS SS 7
8 Adder Bottleneck Carry propagation How to improve Parallelization 8
9 Carry Select Adder CCCC 2kk k-bit adder CCCC kk CCCC 2kk k-bit adder k-bit MUX CCCC kk k-bit adder CCCC CCCC 2kk SS 2kk SS kk SS kk SS 9
10 Carry Select Adder Example ii: AA ii : BB ii : CCCC = 4-bit adder 4-bit adder 4-bit MUX 4-bit adder
11 Carry Select Adder Optimization example 64-bit carry select adder Assumptions The k-bit adder is a ripple-carry adder. Delay of a k-bit adder: kk FFFF Delay of a carry-out logic or a MUX: εε
12 Carry Select Adder Optimization k-bit adder k-bit adder k-bit adder k-bit adder k-bit adder k-bit adder CO logic CO logic CO logic k-bit MUX CCCC 3kk k-bit MUX CCCC 2kk k-bit MUX CCCC kk k-bit adder CCCC 4kk SS 4kk SS 3kk CCCC 3kk SS 3kk SS 2kk SS 2kk SS kk SS kk SS Delay: kk FFFF + 3 εε 2
13 Carry Select Adder Optimization (N-bit adder) k-bit adder # groups: N/k # Carry-out logic stages: N/k Delay: τ = kk FFFF + εε( NN kk ) ddττ = ddkk FFFF NN εε = kk 2 kk = NN εε FFFF 3
14 Carry Select Adder Delay: kk = NN εε FFFF Example 64-bit adder, FFFF = 2pppp, εε = 4pppp kk = = 3.57 kk = 4. Delay: ττ = 4 2pppp + 4pppp 64 4 = 4pppp 4
15 Conditional Sum Adder Generate two sets of outputs for a given group of operand bits. Set : assumes the incoming carry is zero. Set 2: assumes the incoming carry is one. Once the incoming carry is known, select the correct set of outputs. 5
16 Conditional Sum Adder Generate two sets of outputs for a given group of operand bits. BB ii AA ii CCCC ii (= CCII ii+ ) FA CCCC ii SS ii Assuming incoming carry (CCCC ii ) = SS ii = SS ii = AA BB Delay = FFFF CCCC ii = CCCC ii = AA BB + (AA + BB) Delay = FFFF Assuming incoming carry (CCCC ii ) = SS ii = SS ii = AA BB Delay = FFFF CCCC ii = CCCC ii = AA BB + (AA + BB) Delay = FFFF 6
17 Conditional Sum Adder Generate two sets of outputs Step ii: AA ii : BB ii : SS ii : CCCC ii : SS ii : CCCC ii : CCCC = 7
18 Conditional Sum Adder Merge two bits Step Step 2 ii: AA ii : BB ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : CCCC = 8
19 Conditional Sum Adder Merge four bits Step Step 2 Step 3 ii: AA ii : BB ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : CCCC = 9
20 Conditional Sum Adder Final Step Step 2 Step 3 ii: AA ii : BB ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : Result CCCC = 2
21 Conditional Sum Adder Exercise Step Step 2 Step 3 Result ii: AA ii : BB ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : CCCC = 2
22 Conditional Sum Adder Analysis Step Step 2 Step 3 ii: AA ii : BB ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : SS ii : CCCC ii : ττ = FFFF ττ = FFFF + MMMMMM ττ = FFFF + 2 MMMMMM 22
23 Conditional Sum Adder Analysis N-bit conditional sum adder Delay of a -bit adder: FFFF Delay of a MUX: MMMMMM Delay: ττ = FFFF + (log 2 NN ) MMMMMM FFFF = 2pppp, NN = 64, MMMMMM = 8pppp ττ = 6pppp 23
24 Carry Skip Adder Split the input into a few groups. BB 5:2 AA 5:2 BB :8 AA :8 BB 7:4 AA 7:4 BB 3: AA 3: CC 6 4-bit block CC 2 4-bit block CC 8 4-bit block CC 4 4-bit block Carry generation (C 4, C 8, C 2, C 6, ) Generated internally Carry propagation Propagated only when p is. pp ii = AA ii BB ii pp ii+3:ii = pp ii+3 pp ii+2 pp ii+ pp ii 24
25 Carry Skip Adder Split the input into a few groups. Propagate carries. BB 5:2 AA 5:2 BB :8 AA :8 BB 7:4 AA 7:4 BB 3: AA 3: 4-bit block cc 2 4-bit block cc 8 4-bit block cc 4 cc 4-bit block cc 6 pp 5:2 pp :8 pp 7:4 pp 3: 25
26 Carry Skip Adder Exercise A = B = CI = BB 5:2 AA 5:2 BB :8 AA :8 BB 7:4 AA 7:4 BB 3: AA 3: 4-bit block cc 2 4-bit block cc 8 4-bit block cc 4 cc 4-bit block cc 6 pp 5:2 pp :8 pp 7:4 pp 3: 26
27 Carry Skip Adder Analysis N-bit carry skip adder Assumptions The k-bit adder is a ripple-carry adder. Delay of a k-bit adder: kk FFFF Delay of a MUX: εε Delay: ττ = kk FFFF + NN kk εε 27
28 Prefix Adder Carry generate GG ii = AA ii BB ii GG ii = only when AA ii, BB ii =, Carry propagate PP ii = AA ii BB ii (conceptually AA ii BB ii, practically AA ii + BB ii ) PP ii = only when AA ii, BB ii =, or, Carry out CC ii+ = AA ii BB ii + AA ii CC ii + BB ii CC ii = AA ii BB ii + CC ii AA ii + BB ii = AA ii BB ii + CC ii AA ii BB ii = GG ii + CC ii PP ii Sum SS ii = AA ii BB ii CC ii = PP ii CC ii 28
29 Prefix Adder Two blocks, B and B 2 overlap. (generate, propagate) of B : (g, p ) (generate, propagate) of B 2 : (g 2, p 2 ) B B 2 Merge B and B 2 into B (generate, propagate) of B: (g, p) B gg = gg + pp gg 2 pp = pp pp 2 29
30 Prefix Adder Example BB AA BB AA PP GG PP GG CC PP [:] = PP PP GG [:] = GG + PP GG PP ii and GG ii generation 3
31 Prefix Adder Basic principle Carry determination Given (gg, pp ) (gg, pp ) (gg ii 2, pp ii 2 ) (gg ii, pp ii ) Find (gg [:], pp [:] ) (gg [:], pp [:] ) (gg [ii 2:], pp [ii 2:] ) (gg [ii :], pp [ii :] ) Sum Given xx xx xx ii 2 xx ii Find xx xx + xx xx + xx + + xx ii 2 xx + xx + + xx ii 3
32 Prefix Adder Basic principle gg 3,pp 3 gg 2,pp 2 gg,pp gg,pp + + c c + + c c Sum network gg [2:],pp [2:] gg [:],pp [:] gg [3:],pp [3:] gg [:],pp [:] Carry network 32
33 Prefix Adder SS ii = AA ii BB ii CC ii Propagate carries gg ii,pp ii gg kk,pp kk GG ii = AA ii BB ii PP ii = AA ii BB ii SS ii = PP ii CC ii CC ii+ = GG ii + CC ii PP ii = gg, pp = (gg ii + pp ii gg kk, pp ii pp kk ) 33
34 Prefix Adder Example (ripple carry adder) xx 5 xx 4 xx 3 xx 2 xx xx xx 9 xx 8 xx 7 xx 6 xx 5 xx 4 xx 3 xx 2 xx xx ss 4 ss 3 ss 2 ss ss ss 9 ss 8 ss 7 ss 6 ss 5 ss 4 ss 3 ss 2 ss ss ss 5 34
35 Prefix Adder Kogge-Stone (min. logic depth, min. fanout, large area, routing) xx 5 xx 4 xx 3 xx 2 xx xx xx 9 xx 8 xx 7 xx 6 xx 5 xx 4 xx 3 xx 2 xx xx ss 5 ss 4 ss 3 ss 2 ss ss ss 9 ss 8 ss 7 ss 6 ss 5 ss 4 ss 3 ss 2 ss ss 35
36 Prefix Adder Brent-Kung (max. logic depth, min. area) xx 5 xx 4 xx 3 xx 2 xx xx xx 9 xx 8 xx 7 xx 6 xx 5 xx 4 xx 3 xx 2 xx xx ss 5 ss 4 ss 3 ss 2 ss ss ss 9 ss 8 ss 7 ss 6 ss 5 ss 4 ss 3 ss 2 ss ss 36
37 Prefix Adder Ladner-Fischer (min. logic depth, large fanout) xx 5 xx 4 xx 3 xx 2 xx xx xx 9 xx 8 xx 7 xx 6 xx 5 xx 4 xx 3 xx 2 xx xx ss 5 ss 4 ss 3 ss 2 ss ss ss 9 ss 8 ss 7 ss 6 ss 5 ss 4 ss 3 ss 2 ss ss 37
38 Prefix Adder Han-Carlson (Brent-Kung + Kogge-Stone) xx 5 xx 4 xx 3 xx 2 xx xx xx 9 xx 8 xx 7 xx 6 xx 5 xx 4 xx 3 xx 2 xx xx ss 5 ss 4 ss 3 ss 2 ss ss ss 9 ss 8 ss 7 ss 6 ss 5 ss 4 ss 3 ss 2 ss ss 38
39 Prefix Adder Analysis Generation of PP ii and GG ii : cc Merging: mm Sum: ss Delay: cc + kk mm + ss Example (6-bit adder) Ripple carry: cc + 5 mm + ss Kogge-Stone: cc + log 2 6 mm + ss = cc + 4 mm + ss Brent-Kung: cc + 6 mm + ss Ladner-Fischer: cc + log 2 6 mm + ss = cc + 4 mm + ss Han-Carlson: cc + 5 mm + ss 39
40 Carry Lookahead Adder Carry generate GG ii = AA ii BB ii GG ii = only when AA ii, BB ii =, Carry propagate PP ii = AA ii BB ii PP ii = only when AA ii, BB ii =, or, Sum SS ii = AA ii BB ii CC ii = PP ii CC ii Carry out CC ii+ = AA ii BB ii + AA ii CC ii + BB ii CC ii = AA ii BB ii + CC ii AA ii + BB ii = AA ii BB ii + CC ii AA ii BB ii = GG ii + CC ii PP ii 4
41 Carry Lookahead Adder Carry-out logic CC = GG + PP CC CC 2 = GG + PP CC = GG + PP GG + PP PP CC CC 3 = GG 2 + PP 2 CC 2 = GG 2 + PP 2 GG + PP 2 PP GG + PP 2 PP PP CC GG ii = AA ii BB ii PP ii = AA ii BB ii SS ii = PP ii CC ii CC ii+ = GG ii + CC ii PP ii CC 4 = GG 3 + PP 3 CC 3 = GG 3 + PP 3 GG 2 + PP 3 PP 2 GG + PP 3 PP 2 PP GG + PP 3 PP 2 PP PP CC Carry lookahead unit PP 3 GG 3 PP 2 GG 2 PP GG PP GG CC 4 Carry Lookahead Unit CC SS 3 4
42 Carry Lookahead Adder Delay computation GG ii, PP ii : gate delay SS : 2 gate delays CC = GG + PP CC : 3 gate delays CC 2 = GG + PP GG + PP PP CC : 3 gate delays CC 3 = GG 2 + PP 2 GG + PP 2 PP GG + PP 2 PP PP CC : 3 gate delays CC 4 = GG 3 + PP 3 GG 2 + PP 3 PP 2 GG + PP 3 PP 2 PP GG + PP 3 PP 2 PP PP CC : 3 gate delays SS, SS 2, SS 3 : 4 gate delays GG ii = AA ii BB ii PP ii = AA ii BB ii SS ii = PP ii CC ii CC ii+ = GG ii + CC ii PP ii 42
43 Carry Lookahead Adder A 4-bit carry lookahead adder BB 3 AA 3 BB 2 AA 2 BB AA BB AA Generate PP ii and GG ii. PP 3 GG 3 PP 2 GG 2 PP GG PP GG PP 3 GG 3 PP 2 GG 2 PP GG PP GG CC 4 Carry Lookahead Unit CC SS 3 43
44 Carry Lookahead Adder A 6-bit carry lookahead adder BB FF AA FF BB EE AA EE BB DD AA DD BB CC AA CC BB BB AA BB BB AA AA AA BB 9 AA 9 BB 8 AA 8 BB 7 AA 7 BB 6 AA 6 BB 5 AA 5 BB 4 AA 4 BB 3 AA 3 BB 2 AA 2 BB AA BB AA CC CC 6 SS 5 2 SS 8 SS 7 4 SS 3 PP ii and GG ii generation 4-bit carry lookahead unit 44
45 Carry Lookahead Adder Multi-level carry lookahead adder BB FF AA FF BB EE AA EE BB DD AA DD BB CC AA CC BB BB AA BB BB AA AA AA BB 9 AA 9 BB 8 AA 8 BB 7 AA 7 BB 6 AA 6 BB 5 AA 5 BB 4 AA 4 BB 3 AA 3 BB 2 AA 2 BB AA BB AA CC CC 6 SS 5 2 PP 5 2 GG 5 2 SS 8 PP 8 GG 8 SS 7 4 PP 7 4 GG 7 4 SS 3 PP 3 GG 3 PP ii and GG ii generation 4-bit carry lookahead unit with PP ii and GG ii. Multi-level carry lookahead unit 45
46 Carry Lookahead Adder Multi-level carry lookahead adder BB FF AA FF BB EE AA EE BB DD AA DD BB CC AA CC BB BB AA BB BB AA AA AA BB 9 AA 9 BB 8 AA 8 BB 7 AA 7 BB 6 AA 6 BB 5 AA 5 BB 4 AA 4 BB 3 AA 3 BB 2 AA 2 BB AA BB AA PP 5 2 GG 5 2 PP 8 GG 8 PP 7 4 GG 7 4 PP 3 GG 3 CC CC 6 SS 5 2 SS 8 SS 7 4 SS 3 PP 5 2 GG 5 2 CC 2 PP 8 GG 8 CC 8 PP 7 4 GG 7 4 CC 4 PP 3 GG 3 CC 6 CC 6 GG [ii+3,ii] : Block generate PP [ii+3,ii] : Block propagate PP ii and GG ii generation 4-bit carry lookahead unit with PP ii and GG ii. Multi-level carry lookahead unit 46
47 Carry Lookahead Adder Carry recurrence formula CC ii+ = GG ii + PP ii CC ii CC ii+4 = GG ii+3 + PP ii+3 CC ii+3 = GG ii+3 + PP ii+3 GG ii+2 + PP ii+2 CC ii+2 = GG ii+3 + PP ii+3 GG ii+2 + PP ii+3 PP ii+2 CC ii+2 = = GG ii+3 + PP ii+3 GG ii+2 + PP ii+3 PP ii+2 GG ii+ + PP ii+3 PP ii+2 PP ii+ GG ii + PP ii+3 PP ii+2 PP ii+ PP ii CC ii Block generate GG [ii+3,ii] = GG ii+3 + PP ii+3 GG ii+2 + PP ii+3 PP ii+2 GG ii+ + PP ii+3 PP ii+2 PP ii+ GG ii Block propagate PP [ii+3,ii] = PP ii+3 PP ii+2 PP ii+ PP ii Carry out CC ii+4 = GG [ii+3,ii] + CC ii PP [ii+3,ii] 47
48 Carry Lookahead Adder Delay computation GG ii, PP ii : gate delay Block propagate PP [ii+3,ii] = PP ii+3 PP ii+2 PP ii+ PP ii : 2 gate delays Block generate GG [ii+3,ii] = GG ii+3 + PP ii+3 GG ii+2 + PP ii+3 PP ii+2 GG ii+ + PP ii+3 PP ii+2 PP ii+ GG ii : 3 gate delays Carry out CC 4 = GG [3,] + CC PP [3,] : 4 gate delays CC 8 = GG [7,4] + CC 4 PP 7,4 = GG 7,4 + PP 7,4 GG 3, + PP 7,4 PP [3,] CC : 5 gate delays CC 2 : 5 gate delays CC 6 : 5 gate delays Sum SS [7,4] : 7 gate delays SS [,8] : 8 gate delays SS [5,2] : 8 gate delays 48
49 Carry Lookahead Adder BB 5:2 AA 5:2 BB :8 AA :8 BB 7:4 AA 7:4 BB 3: AA 3: 4-bit adder CC 2 4-bit adder CC 8 4-bit adder 4-bit adder P G P G P G P G CC 4 CC SS 5:2 SS :8 SS 7:4 SS 3: PP 3 GG 3 CC 3 PP 2 GG 2 PP GG CC CC 2 PP GG CC 6 CC 4 Lookahead Carry Unit CC CC PP 3 GG 3 49
50 Ling Adder A type of carry lookahead adder Achieves significant hardware savings. Modifications PP ii = AA ii BB ii tt ii = AA ii + BB ii h ii = CC ii + CC ii CC ii = GG ii + CC ii PP ii = repeated CC ii PP ii = CC ii PP ii + GG ii PP ii + PP ii CC ii PP ii = CC ii PP ii + (GG ii + PP ii CC ii ) PP ii = (CC ii + CC ii ) PP ii =CC ii = h ii PP ii 5
51 Ling Adder Modifications tt ii = AA ii + BB ii h ii = CC ii + CC ii GG ii h ii GG ii CC ii = GG ii + CC ii PP ii = GG ii + h ii PP ii = h ii GG ii + h ii PP ii = h ii GG ii + PP ii = h ii tt ii h ii = CC ii + CC ii = GG ii + CC ii PP ii + CC ii = GG ii + CC ii = GG ii + h ii tt ii 2 h ii = GG ii + h ii tt ii 2 = GG ii + tt ii 2 (GG ii 2 + h ii 2 tt ii 3 ) = GG ii + GG ii 2 + h ii 2 tt ii 2 tt ii 3 tt ii 2 GG ii 2 = GG ii 2 = GG ii + GG ii 2 + GG ii 3 tt ii 2 + GG ii 4 tt ii 2 tt ii 3 + h ii 4 tt ii 2 tt ii 3 tt ii 4 5
52 Ling Adder Modifications CC ii+4 = GG ii+3 + GG ii+2 tt ii+3 + GG ii+ tt ii+3 tt ii+2 + GG ii tt ii+3 tt ii+2 tt ii+ + CC ii tt ii+3 tt ii+2 tt ii+ tt ii SS ii = tt ii h ii+ + GG ii tt ii h ii Advantages Lower fan-in Suitable for some specific technologies. 52
Electronic Analysis of CMOS Logic Gates
Electronic Analysis of CMOS Logic Gates Dae Hyun Kim EECS Washington State University References John P. Uyemura, Introduction to VLSI Circuits and Systems, 2002. Chapter 7 Goal Understand how to perform
Υποσυστήματα Χειρισμού Δεδομένων
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II VLSI ΙI 2011-2012 1 Κεφάλαιο 11 Υποσυστήματα Χειρισμού Δεδομένων VLSI ΙI 2011-2012 2 1 Περίγραμμα Διάλεξης Πρόσθεση / Αφαίρεση Ανιχνευτές 1/0 Συγκριτές Μετρητές
Υποσυστήματα Χειρισμού Δεδομένων
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II VLSI ΙI 1 Υποσυστήματα Χειρισμού Δεδομένων VLSI ΙI 2 1 Περίγραμμα Διάλεξης Πρόσθεση / Αφαίρεση Ανιχνευτές 1/0 Συγκριτές Μετρητές Κωδικοποίηση Ολισθητές Πολλαπλασιασμός
What happens when two or more waves overlap in a certain region of space at the same time?
Wave Superposition What happens when two or more waves overlap in a certain region of space at the same time? To find the resulting wave according to the principle of superposition we should sum the fields
Access Control Encryption Enforcing Information Flow with Cryptography
Access Control Encryption Enforcing Information Flow with Cryptography Ivan Damgård, Helene Haagh, and Claudio Orlandi http://eprint.iacr.org/2016/106 Outline Access Control Encryption Motivation Definition
HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 11η - Κυκλώματα Δεδομένων
HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 Περιεχόμενα Δομικοί Λίθοι Ψηφιακών Κυκλωμάτων Κύκλωμα Πλήρους
7 η διάλεξη Ακολουθιακά Κυκλώματα
7 η διάλεξη Ακολουθιακά Κυκλώματα 1 2 3 4 5 Παραπάνω παρουσιάζεται ο πιο συνήθης χωροθέτηση αριθμητικών, λογικών κυκλωμάτων. Η μονάδα επεξεργασίας είναι η λέξη (λ.χ. 32-bit σε επεξεργαστές, 8-bit σε DSP)
Ψηφιακά Συστήματα VLSI
Ψηφιακά Συστήματα VLSI. ΑΡΙΘΜΗΤΙΚΑ ΚΥΚΛΩΜΑΤΑ VLSI Αθροιστές, Πολλαπλασιαστές (Σειριακοί- Παράλληλοι). ΠΡΑΞΕΙΣ ΜΕ ΠΡΟΣΗΜΑΣΜΕΝΟΥΣ ΑΡΙΘΜΟΥΣ Συμπλήρωμα ως προς, Αφαιρέτες, Booth, Modified Booth, αριθμητικά
Προσομoίωση Απόκρισης Συστήματος στο MATLAB
Δυναμική Μηχανών Ι Διδάσκων: Αντωνιάδης Ιωάννης Προσομoίωση Απόκρισης Συστήματος στο MATLAB Άδεια Χρήσης Το παρόν υλικό βασίζεται στην παρουσίαση Προσομoίωση Απόκρισης Συστήματος στο MATLAB του καθ. Ιωάννη
A. Two Planes Waves, Same Frequency Visible light
Interference 1 A. Two Planes Waves, Same Frequency EE 1 rr, tt = EE 0,1 cccccc αα 1 ωω tt αα 1 kk 1. rr + εε 1 EE 2 rr, tt = EE 0,2 cccccc αα 2 ωω tt αα 2 kk 2. rr + εε 2 ωω = 4.3 7.5 10 14 HHHH Visible
Συστήματα Διαχείρισης Βάσεων Δεδομένων
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ Συστήματα Διαχείρισης Βάσεων Δεδομένων Φροντιστήριο 5: Tutorial on External Sorting Δημήτρης Πλεξουσάκης Τμήμα Επιστήμης Υπολογιστών TUTORIAL ON EXTERNAL SORTING
Block Ciphers Modes. Ramki Thurimella
Block Ciphers Modes Ramki Thurimella Only Encryption I.e. messages could be modified Should not assume that nonsensical messages do no harm Always must be combined with authentication 2 Padding Must be
Κεφάλαιο 3. Αριθμητική Υπολογιστών Review. Hardware implementation of simple ALU Multiply/Divide Real Numbers
Κεφάλαιο 3 Αριθμητική Υπολογιστών Review signed numbers, 2 s complement, hex/dec/bin, add/subtract, logical Hardware implementation of simple ALU Multiply/Divide Real Numbers 1 Προσημασμένοι και Απρόσημοι
CMOS Technology for Computer Architects
CMOS Technology for Computer Architects Iakovos Mavroidis Giorgos Passas Manolis Katevenis Lecture 13: On chip SRAM Technology FORTH ICS / EURECCA & UoC GREECE ABC A A E F A BCDAECF A AB C DE ABCDAECF
Problem Set 3: Solutions
CMPSCI 69GG Applied Information Theory Fall 006 Problem Set 3: Solutions. [Cover and Thomas 7.] a Define the following notation, C I p xx; Y max X; Y C I p xx; Ỹ max I X; Ỹ We would like to show that C
ΓΡΑΜΜΙΚΑ ΜΟΝΤΕΛΑ ΚΑΙ ΣΧΕΔΙΑΣΜΟΙ ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ I
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΕΦΑΡΜΟΣΜΕΝΩΝ ΜΑΘΗΜΑΤΙΚΩΝ ΚΑΙ ΦΥΣΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΓΡΑΜΜΙΚΑ ΜΟΝΤΕΛΑ ΚΑΙ ΣΧΕΔΙΑΣΜΟΙ ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ I Άσκηση 1 Ερώτημα (i) HH 0 : μμ 1 = μμ = μμ 3 = μμ 4 = μμ HH 1 : τουλάχιστον
ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ. ΠΡΟΓΡΑΜΜΑ ΣΠΟΥΔΩΝ ΠΕΡΙΒΑΛΛΟΝΤΙΚΟΣ ΣΧΕΔΙΑΣΜΟΣ ΕΡΓΩΝ ΥΠΟΔΟΜΗΣ (MSc)
ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥΔΩΝ ΠΕΡΙΒΑΛΛΟΝΤΙΚΟΣ ΣΧΕΔΙΑΣΜΟΣ ΕΡΓΩΝ ΥΠΟΔΟΜΗΣ (MSc) ΘΕΜΑΤΙΚΗ ΕΝΟΤΗΤΑ ΠΣΕ60 Ακαδημαϊκό Έτος: 207-208 η Γραπτή Εργασία Επιβλέπων
Αρχιτεκτονική Σχεδίαση Ασαφούς Ελεγκτή σε VHDL και Υλοποίηση σε FPGA ΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΣΗΜΑΤΩΝ, ΕΛΕΓΧΟΥ ΚΑΙ ΡΟΜΠΟΤΙΚΗΣ Αρχιτεκτονική Σχεδίαση Ασαφούς Ελεγκτή σε VHDL και Υλοποίηση σε FPGA ΙΠΛΩΜΑΤΙΚΗ
Takeaki Yamazaki (Toyo Univ.) 山崎丈明 ( 東洋大学 ) Oct. 24, RIMS
Takeaki Yamazaki (Toyo Univ.) 山崎丈明 ( 東洋大学 ) Oct. 24, 2017 @ RIMS Contents Introduction Generalized Karcher equation Ando-Hiai inequalities Problem Introduction PP: The set of all positive definite operators
Homework 3 Solutions
Homework 3 Solutions Igor Yanovsky (Math 151A TA) Problem 1: Compute the absolute error and relative error in approximations of p by p. (Use calculator!) a) p π, p 22/7; b) p π, p 3.141. Solution: For
Associate. Prof. M. Krokida School of Chemical Engineering National Technical University of Athens. ΑΠΟΡΡΟΦΗΣΗ ΑΕΡΙΩΝ Gas Absorption
Associate. Prof. M. Krokida School of Chemical Engineering National Technical University of Athens ΑΠΟΡΡΟΦΗΣΗ ΑΕΡΙΩΝ Gas Absorption Παράγοντες που Επηρεάζουν Διεργασία Απορρόφησης Συνήθως δίνονται: Ρυθμός
k A = [k, k]( )[a 1, a 2 ] = [ka 1,ka 2 ] 4For the division of two intervals of confidence in R +
[a 1, a 2 ] = [ka 1,ka 2 ] 4For the division of two intervals of confidence in R +](/thumbs/73/69566903.jpg "k A = [k, k]( )[a 1, a 2 ] = [ka 1,ka 2 ] 4For the division of two intervals of confidence in R +")
Chapter 3. Fuzzy Arithmetic 3- Fuzzy arithmetic: ~Addition(+) and subtraction (-): Let A = [a and B = [b, b in R If x [a and y [b, b than x+y [a +b +b Symbolically,we write A(+)B = [a (+)[b, b = [a +b
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 6.2: Συνδυαστική Λογική - Σύνθετες Πύλες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
ΒΡΑΧΥΧΡΟΝΙΑ ΠΕΡΙΟΔΟΣ
ΒΡΑΧΥΧΡΟΝΙΑ ΠΕΡΙΟΔΟΣ 1. Έστω ένας κλάδος όπου nn επιχειρήσεις έχουν την ίδια τεχνολογία. Η συνάρτηση κόστους της κάθε μιας επιχείρησης είναι CC() = 100 + 2. Η συνάρτηση ζήτησης του κλάδου είναι QQ DD =
Βασικές Σχεδίασης Υπολογιστών Αριθμητική Μονάδα Επεξεργασίας Κεφάλαιο 10
Βασικές Σχεδίασης Υπολογιστών Αριθμητική Μονάδα Επεξεργασίας Κεφάλαιο 10 Chapter 10 Part 1 1 Περιεχόμενο Εισαγωγή Παράδειγμα Διαδρομής Δεδομένων Αριθμητική Λογική Μονάδα (Arithmetic Logic Uit - ALU) Μονάδα
HY430 Εργαστήριο Ψηφιακών Κυκλωμάτων.
HY430 Εργαστήριο Ψηφιακών Κυκλωμάτων Διδάσκων: Χ. Σωτηρίου, Βοηθός: (θα ανακοινωθεί) http://inf-server.inf.uth.gr/courses/ce430/ 1 Περιεχόμενα Κυκλώματα Πρόσθεσης Half-adder Full-Adder Σειριακό Κρατούμενο
ΕΛΛΗΝΙΚΑ Χ Ρ ΗΜ ΑΤ ΙΣ Τ ΗΡ ΙΑ CISCO EXPO 2009 G. V a s s i l i o u - E. K o n t a k i s g.vassiliou@helex.gr - e.k on t ak is@helex.gr 29 Α π ρ ι λ ί ο υ 20 0 9 Financial Services H E L E X N O C A g e
ΟΙΚΟΝΟΜΙΚΗ ΤΩΝ ΔΙΚΤΥΩΝ ΚΑΙ ΤΗΣ ΠΛΗΡΟΦΟΡΗΣΗΣ (ECΟ465) ΥΛΙΣΜΙΚΟ/ΛΟΓΙΣΜΙΚΟ ΕΙΚΟΝΙΚΑ ΔΙΚΤΥΑ
ΟΙΚΟΝΟΜΙΚΗ ΤΩΝ ΔΙΚΤΥΩΝ ΚΑΙ ΤΗΣ ΠΛΗΡΟΦΟΡΗΣΗΣ (ECΟ465) ΥΛΙΣΜΙΚΟ/ΛΟΓΙΣΜΙΚΟ ΕΙΚΟΝΙΚΑ ΔΙΚΤΥΑ 1 ΕΞΩΤΕΡΙΚΟΤΗΤΕΣ ΔΙΚΤΥΟΥ o Μια μεγάλη πλειοψηφία προϊόντων χαρακτηρίζεται από εξωτερικότητες δικτύου. ΟΡΙΣΜΟΣ. Ένα
A Bonus-Malus System as a Markov Set-Chain. Małgorzata Niemiec Warsaw School of Economics Institute of Econometrics
A Bonus-Malus System as a Markov Set-Chain Małgorzata Niemiec Warsaw School of Economics Institute of Econometrics Contents 1. Markov set-chain 2. Model of bonus-malus system 3. Example 4. Conclusions
Έλεγχος Αποθεμάτων υπό Αβέβαιη Ζήτηση
Έλεγχος Αποθεμάτων υπό Αβέβαιη Ζήτηση Γιώργος Λυμπερόπουλος 1 Πρότυπο Εφημεριδοπώλη Υποθέσεις/Συμβολισμός Ορίζοντας μίας περιόδου Αβέβαιη ζήτηση περιόδου: DD (μονάδες). Υπόθεση: DD συνεχής τυχαία μεταβλητή
Εργαστήριο Αρχιτεκτονικής Υπολογιστών Ι. Εισαγωγή στη VHDL
Εργαστήριο Αρχιτεκτονικής Υπολογιστών Ι Εισαγωγή στη VHDL Εισαγωγή Very High Speed Integrated Circuits Hardware Description Language ιαφορές από γλώσσες προγραμματισμού: παράλληλη εκτέλεση εντολών προσδιορισμός
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 28 Αριθμητικές Συναρτήσεις και Κυκλώματα Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πρόσθεση
Έλεγχος Αποθεμάτων υπό Σταθερή Ζήτηση
Έλεγχος Αποθεμάτων υπό Σταθερή Ζήτηση Γιώργος Λυμπερόπουλος 1 Οικονομική Ποσότητα Παραγγελίας (ΟΠΠ): βασικό μοντέλο 1 2 3 4 απόθεμα λ λ Σταθερός ρυθμός ζήτησης λ λ λ 2 ΟΠΠ: Βασικό πρότυπο Υποθέσεις Σταθερός
ΟΜΟΣΠΟΝΔΙΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΦΡΟΝΤΙΣΤΩΝ ΕΛΛΑΔΟΣ (Ο.Ε.Φ.Ε.) ΕΠΑΝΑΛΗΠΤΙΚΑ ΘΕΜΑΤΑ ΕΠΑΝΑΛΗΠΤΙΚΑ ΘΕΜΑΤΑ 2019 Β ΦΑΣΗ
ΤΑΞΗ: ΜΑΘΗΜΑ: A ΓΕΝΙΚΟΥ ΛΥΚΕΙΟΥ ΦΥΣΙΚΗ Ημερομηνία: Σάββατο 4 Μαΐου 09 Διάρκεια Εξέτασης: ώρες ΘΕΜΑ Α Α. β Α. γ Α3. γ Α4. γ ΑΠΑΝΤΗΣΕΙΣ Α5. α. Σωστό β. Λάθος γ. Λάθος δ. Λάθος ε. Λάθος ΘΕΜΑ Β Β. β. Άπο τη
Τρίτο πακέτο ασκήσεων
ΕΚΠΑ Ακαδημαϊκό έτος 018-019 Τμήμα Οικονομικών Επιστημών Μάθημα: Μικροοικονομική Θεωρία Ι Τρίτο πακέτο ασκήσεων Προθεσμία παράδοσης Παρασκευή 18 Ιανουαρίου (στο μάθημα της κ. Κουραντή, του κ. Παπανδρέου
Περίληψη. Συναρτησιακές Μονάδες: Αθροιστής (Functional Blocks: Addition) ιάγραµµαενός1d επαναληπτικού πίνακα
Περίληψη Κεφάλαιο 5 Αριθµητικές Συναρτήσεις και Κυκλώµατα Επαναληπτικά συνδυαστικά κυκλώµατα υαδικός Αθροιστής Μισός και Πλήρης Αθροιστής Κυµατικό κρατούµενο και Προ-υπολογιτέο κρατούµενο υαδική Αφαίρεση
Τεχνολογίες ολοκληρωμένων κυκλωμάτων
Τεχνολογίες ολοκληρωμένων κυκλωμάτων ASICs-FPGAs Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Άνοιξη 2013 Συστήματα VLSI 1 Ολοκληρωμένα κυκλωμάτα και συστήματα Ψηφιακά ολοκληρωμένα κυκλώματα
Meta-Learning and Universality
Meta-Learning and Universality Conference paper at ICLR 2018 Chelsea Finn & Sergey Levine (US Berkeley) Youngseok Yoon Contents The Universality in Meta-Learning Model Construct (Pre-update) Single gradient
ΕΥΦΥΗΣ ΕΛΕΓΧΟΣ. Ενότητα #13: Εξαγωγή Γνώσης από Δεδομένα. Αναστάσιος Ντούνης Τμήμα Μηχανικών Αυτοματισμού Τ.Ε.
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΕΥΦΥΗΣ ΕΛΕΓΧΟΣ Ενότητα #13: Εξαγωγή Γνώσης από Δεδομένα Αναστάσιος Ντούνης Τμήμα Μηχανικών Αυτοματισμού Τ.Ε. Άδειες Χρήσης Το
ΕΥΦΥΗΣ ΕΛΕΓΧΟΣ. Ενότητα #8: Βελτιστοποίηση Συστημάτων Ασαφούς Λογικής. Αναστάσιος Ντούνης Τμήμα Μηχανικών Αυτοματισμού Τ.Ε.
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΕΥΦΥΗΣ ΕΛΕΓΧΟΣ Ενότητα #8: Βελτιστοποίηση Συστημάτων Ασαφούς Λογικής Αναστάσιος Ντούνης Τμήμα Μηχανικών Αυτοματισμού Τ.Ε. Άδειες
Overview. Transition Semantics. Configurations and the transition relation. Executions and computation
Overview Transition Semantics Configurations and the transition relation Executions and computation Inference rules for small-step structural operational semantics for the simple imperative language Transition
Φυσική Ι. Ενότητα 3: Μηχανικές δυνάμεις. Κουζούδης Δημήτρης Πολυτεχνική Σχολή Τμήμα Χημικών Μηχανικών
Φυσική Ι Ενότητα 3: Μηχανικές δυνάμεις Κουζούδης Δημήτρης Πολυτεχνική Σχολή Τμήμα Χημικών Μηχανικών Σκοποί ενότητας Περιγραφή και παρουσίαση μηχανικών δυνάμεων Βαρύτητα Τριβή (στατική και ολίσθησης) Τάση
Επίλυση Δυναμικών Εξισώσεων
Δυναμική Μηχανών Ι Διδάσκων: Αντωνιάδης Ιωάννης Επίλυση Δυναμικών Εξισώσεων Άδεια Χρήσης Το παρόν υλικό βασίζεται στην παρουσίαση Επίλυση Δυναμικών Εξισώσεων του καθ. Ιωάννη Αντωνιάδη και υπόκειται σε
6.3 Forecasting ARMA processes
122 CHAPTER 6. ARMA MODELS 6.3 Forecasting ARMA processes The purpose of forecasting is to predict future values of a TS based on the data collected to the present. In this section we will discuss a linear
Συστήματα Αυτομάτου Ελέγχου Ι
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Συστήματα Αυτομάτου Ελέγχου Ι Ενότητα #7: Άλγεβρα Βαθμίδων (μπλόκ) Ολική Συνάρτηση Μεταφοράς Δημήτριος Δημογιαννόπουλος Τμήματος
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2017-2018 Verilog: Τα βασικά ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 1 Η εξέλιξη στη σχεδίαση ψηφιακών κυκλωμάτων Μεγάλη εξέλιξη τα τελευταία
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Άλλες Αριθμητικές Συναρτήσεις/Κυκλώματα
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Αριθμητικές Συναρτήσεις και Κυκλώματα Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πρόσθεση υαδική Πρόσθεση
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 7: Ακολουθιακή Λογική Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. Άδειες
και η µονάδα ελέγχου (control) O επεξεργαστής: Η δίοδος δεδοµένων (datapath) Εντολές διακλάδωσης (branch beq, bne) I Type Σχεδίαση datapath
O επεξεργαστής: Η δίοδος δεδοµένων (path) και η µονάδα ελέγχου (control) Σχεδίαση path 4 κατηγορίες εντολών: Αριθµητικές-λογικές εντολές (add, sub, slt κλπ) R Type Εντολές αναφοράς στη µνήµη (lw, sw) I
Volume of a Cuboid. Volume = length x breadth x height. V = l x b x h. The formula for the volume of a cuboid is
Volume of a Cuboid The formula for the volume of a cuboid is Volume = length x breadth x height V = l x b x h Example Work out the volume of this cuboid 10 cm 15 cm V = l x b x h V = 15 x 6 x 10 V = 900cm³
Answers - Worksheet A ALGEBRA PMT. 1 a = 7 b = 11 c = 1 3. e = 0.1 f = 0.3 g = 2 h = 10 i = 3 j = d = k = 3 1. = 1 or 0.5 l =
C ALGEBRA Answers - Worksheet A a 7 b c d e 0. f 0. g h 0 i j k 6 8 or 0. l or 8 a 7 b 0 c 7 d 6 e f g 6 h 8 8 i 6 j k 6 l a 9 b c d 9 7 e 00 0 f 8 9 a b 7 7 c 6 d 9 e 6 6 f 6 8 g 9 h 0 0 i j 6 7 7 k 9
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 2 Οργάνωση μνήμης Καταχωρητές του MIPS Εντολές του MIPS 1
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 2 Οργάνωση μνήμης Καταχωρητές του MIPS Εντολές του MIPS 1 Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων 1 Σύνολο Εντολών Το ρεπερτόριο
SYLLABUS. osmania university UNIT - I UNIT - II UNIT - III UNIT - IV BASIC VERILOG HDL BEHAVIOURAL MODELING INTRODUCTION
Contents i SYLLABUS osmania university UNIT - I BASIC VERILOG HDL Introduction to HDLs, Basic Concepts of Verilog, Data Types, System Tasks and Complier Directives. Gate Level Modeling : Gate Types and
Τέτοιες λειτουργίες γίνονται διαμέσου του
Για κάθε εντολή υπάρχουν δυο βήματα που πρέπει να γίνουν: Προσκόμιση της εντολής (fetch) από τη θέση που δείχνει ο PC Ανάγνωση των περιεχομένων ενός ή δύο καταχωρητών Τέτοιες λειτουργίες γίνονται διαμέσου
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control)
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Σχεδίαση datapath Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) R Type Εντολές αναφοράς στη μνήμη (lw,
Πίνακες Ορίζουσες. Πίνακας: ορθογώνια διάταξη αριθμών που αποτελείται από γραμμές και στήλες.
1 Πίνακες Ορίζουσες Πίνακας: ορθογώνια διάταξη αριθμών που αποτελείται από γραμμές και στήλες. Παράδειγμα (χορήγηση Βαλασικλοβιρης (αντιυπερτασικό) σε νήπια) Ηλικία (μήνες) Μέσο Cmax (μg/ml) Μέσο βάρος
Μαθηματικοί Διαγωνισμοί για Μαθητές Λυκείου Α ΤΕΥΧΟΣ ΑΛΓΕΒΡΑ
Μαθηματικοί Διαγωνισμοί για Μαθητές Λυκείου Α ΤΕΥΧΟΣ ΑΛΓΕΒΡΑ Δάτης Καλάλη Αγαπητέ αναγνώστη, Πρόλογος Η ιδέα για τη συγγραφή αυτού του βιβλίου προέκυψε από τη διαπίστωση ότι πολλοί μαθητές λαμβάνουν μέρος
Second Order RLC Filters
ECEN 60 Circuits/Electronics Spring 007-0-07 P. Mathys Second Order RLC Filters RLC Lowpass Filter A passive RLC lowpass filter (LPF) circuit is shown in the following schematic. R L C v O (t) Using phasor
Συστήματα Αυτομάτου Ελέγχου Ι
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Συστήματα Αυτομάτου Ελέγχου Ι Ενότητα #9: Σύστημα ης τάξης: Χρονική Απόκριση και Χαρακτηριστικά Μεγέθη (Φυσικοί Συντελεστές) Δημήτριος
Modbus basic setup notes for IO-Link AL1xxx Master Block
n Modbus has four tables/registers where data is stored along with their associated addresses. We will be using the holding registers from address 40001 to 49999 that are R/W 16 bit/word. Two tables that
UNIVERSITY OF CALIFORNIA. EECS 150 Fall ) You are implementing an 4:1 Multiplexer that has the following specifications:
UNIVERSITY OF CALIFORNIA Department of Electrical Engineering and Computer Sciences EECS 150 Fall 2001 Prof. Subramanian Midterm II 1) You are implementing an 4:1 Multiplexer that has the following specifications:
Λύση Παραδείγματος 1. Διάγραμμα ροής διεργασίας. Εκρόφηση χλωριούχου βινυλίου από νερό στους 25 C και 850 mmhg. Είσοδος υγρού.
Παράδειγμα 1 Μια εγκατάσταση καθαρισμού νερού απομακρύνει χλωριούχο βινύλιο (vinyl cloride) από μολυσμένα υπόγεια ύδατα σε θερμοκρασία 25 C και πίεση 850 mmhg χρησιμοποιώντας στήλη εκρόφησης κατ αντιρροή.
Ενότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ
Ενότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ Γενικές Γραμμές Προσημασμένοι Ακέραιοι Δυαδικοί Αριθμοί Ημιαθροιστής - Ημιαφαιρέτης Πλήρης Αθροιστής - Πλήρης Αφαιρέτης Αθροιστής Διάδοσης Κρατούμενου Επαναληπτικές
Ψηφιακή Σχεδίαση Ενότητα 10:
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 10: Καταχωρητές & Μετρητές Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών http://arch.icte.uowm.gr/mdasyg
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη
HY121 Ηλεκτρικϊ Κυκλώματα
HY121 Ηλεκτρικϊ Κυκλώματα Διδϊςκων: Χ. ωτηρύου, Βοηθού: Ε. Βαςιλϊκησ, Δ. Πούλιοσ http://www.csd.uoc.gr/~hy121 1 Στατικόσ Πλιρθσ Ακροιςτισ MO Ακροιςτισ Παράκαμψθσ (arry ypass) Ακροιςτισ Επιλογισ Κρατουμζνου
Instruction Execution Times
1 C Execution Times InThisAppendix... Introduction DL330 Execution Times DL330P Execution Times DL340 Execution Times C-2 Execution Times Introduction Data Registers This appendix contains several tables
Συστήματα Αυτομάτου Ελέγχου Ι
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Συστήματα Αυτομάτου Ελέγχου Ι Ενότητα #4: Μαθηματική εξομοίωση συστημάτων στο επίπεδο της συχνότητας Μετασχηματισμός Laplace και
ΚΥΠΡΙΑΚΗ ΕΤΑΙΡΕΙΑ ΠΛΗΡΟΦΟΡΙΚΗΣ CYPRUS COMPUTER SOCIETY ΠΑΓΚΥΠΡΙΟΣ ΜΑΘΗΤΙΚΟΣ ΔΙΑΓΩΝΙΣΜΟΣ ΠΛΗΡΟΦΟΡΙΚΗΣ 19/5/2007
Οδηγίες: Να απαντηθούν όλες οι ερωτήσεις. Αν κάπου κάνετε κάποιες υποθέσεις να αναφερθούν στη σχετική ερώτηση. Όλα τα αρχεία που αναφέρονται στα προβλήματα βρίσκονται στον ίδιο φάκελο με το εκτελέσιμο
Graded Refractive-Index
Graded Refractive-Index Common Devices Methodologies for Graded Refractive Index Methodologies: Ray Optics WKB Multilayer Modelling Solution requires: some knowledge of index profile n 2 x Ray Optics for
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΕΥΦΥΗΣ ΕΛΕΓΧΟΣ. Ενότητα #7: Σύστημα Ασαφούς Λογικής Μαθηματικές Εκφράσεις
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΕΥΦΥΗΣ ΕΛΕΓΧΟΣ Ενότητα #7: Σύστημα Ασαφούς Λογικής Μαθηματικές Εκφράσεις Αναστάσιος Ντούνης Τμήμα Μηχανικών Αυτοματισμού Τ.Ε.
ΜΑΘΗΜΑΤΙΚΗ ΠΡΟΤΥΠΟΠΟΙΗΣΗ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΕΦΑΡΜΟΣΜΕΝΩΝ ΜΑΘΗΜΑΤΙΚΩΝ ΚΑΙ ΦΥΣΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΜΑΘΗΜΑΤΙΚΗ ΠΡΟΤΥΠΟΠΟΙΗΣΗ 1 η ΣΕΙΡΑ ΑΣΚΗΣΕΩΝ Προβλήματα Αδιαστατοποίησης - Δυναμικής Πληθυσμών Άσκηση 3.3, σελίδα 32 από
Chapter 6: Systems of Linear Differential. be continuous functions on the interval
Chapter 6: Systems of Linear Differential Equations Let a (t), a 2 (t),..., a nn (t), b (t), b 2 (t),..., b n (t) be continuous functions on the interval I. The system of n first-order differential equations
ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ : Κ. ΠΕΚΜΕΣΤΖΗ
ΠΡΑΞΕΙΣ ΜΕ ΠΡΟΣΗΜΑΣΜΕΝΟΥΣ ΑΡΙΘΜΟΥΣ ΚΥΚΛΩΜΑΤΙΚΕΣ ΕΦΑΡΜΟΓΕΣ ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ & ΠΑΡΑΣΤΑΣΗ ΑΡΙΘΜΩΝ Συμπλήρωμα ως προς 2 Booth, Modified Booth Reduntant αριθμητικά συστήματα Signed Digit αριθμητική Κανονική
Schedulability Analysis Algorithm for Timing Constraint Workflow Models
CIMS Vol.8No.72002pp.527-532 ( 100084) Petri Petri F270.7 A Schedulability Analysis Algorithm for Timing Constraint Workflow Models Li Huifang and Fan Yushun (Department of Automation, Tsinghua University,
ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ
ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ & ΗΛΕΚΤΡΟΝΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & μ-υπολογιστων ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ Θεωρητικό Μέρος Οι σειριακές λειτουργίες είναι πιο
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.3) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 6.3: Συνδυαστική Λογική - Δυναμικές Πύλες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Συντρέχων Κώδικας
«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο 216-217 Συντρέχων Κώδικας Παρασκευάς Κίτσος http://diceslab.cied.teiwest.gr Επίκουρος Καθηγητής Tμήμα Μηχανικών Πληροφορικής ΤΕ E-mail: pkitsos@teimes.gr
Solutions to Exercise Sheet 5
Solutions to Eercise Sheet 5 jacques@ucsd.edu. Let X and Y be random variables with joint pdf f(, y) = 3y( + y) where and y. Determine each of the following probabilities. Solutions. a. P (X ). b. P (X
ANSWERSHEET (TOPIC = DIFFERENTIAL CALCULUS) COLLECTION #2. h 0 h h 0 h h 0 ( ) g k = g 0 + g 1 + g g 2009 =?
Teko Classes IITJEE/AIEEE Maths by SUHAAG SIR, Bhopal, Ph (0755) 3 00 000 www.tekoclasses.com ANSWERSHEET (TOPIC DIFFERENTIAL CALCULUS) COLLECTION # Question Type A.Single Correct Type Q. (A) Sol least
Από τις (1) και (2) έχουμε:
ΛΥΣΕΙΣ ΘΕΜΑΤΩΝ ΚΑΝΟΝΙΚΗΣ ΕΞΕΤΑΣΤΙΚΗΣ 3 ΣΤΟ ΜΑΘΗΜΑ «ΔΙΗΛΕΚΤΡΙΚΕΣ, ΟΠΤΙΚΕΣ, ΜΑΓΝΗΤΙΚΕΣ ΙΔΙΟΤΗΤΕΣ ΤΩΝ ΥΛΙΚΩΝ» ΤΟΥ ΠΑΤΡΙΚ ΑΣΕΝΟΒ (OR STEVE HARRIS FOR MY FRIENDS FROM THE SHMMY FORUM) Θέμα ον : Έχουμε ιοντικό
Elements of Information Theory
Elements of Information Theory Model of Digital Communications System A Logarithmic Measure for Information Mutual Information Units of Information Self-Information News... Example Information Measure
Ψηφιακή Λογική και Σχεδίαση
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 26-7 Ψηφιακή Λογική και Σχεδίαση (σχεδίαση συνδυαστικών κυκλωμάτων) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Το τρανζίστορ
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Χειµερινό Εξάµηνο 2007-2008 Verilog: Τα βασικά ΗΥ220 - Βασίλης Παπαευσταθίου 1 Η εξέλιξη στη σχεδίαση ψηφιακών κυκλωµάτων Μεγάλη εξέλιξη τα τελευταία 30 χρόνια Στις
Φύλλο εργασίας για τους µαθητές
Φύλλο εργασίας για τους µαθητές Μετάφραση από Δρ. Σφλώµος Γεώργιος Ένα σετ που απαρτίζεται από 14 λωρίδες αναπαριστά τα χρωµοσώµατα από τη µητέρα (θηλυκό) δράκο. Το άλλο, διαφορετικά χρωµατισµένο σετ,
ECE 308 SIGNALS AND SYSTEMS FALL 2017 Answers to selected problems on prior years examinations
ECE 308 SIGNALS AND SYSTEMS FALL 07 Answers to selected problems on prior years examinations Answers to problems on Midterm Examination #, Spring 009. x(t) = r(t + ) r(t ) u(t ) r(t ) + r(t 3) + u(t +
ΕΠΑΝΑΛΗΠΤΙΚΟ ΔΙΑΓΩΝΙΣΜΑ ΜΑΘΗΜΑΤΙΚΩΝ ΓΕΝΙΚΗΣ ΠΑΙΔΕΙΑΣ Γ ΛΥΕΙΟΥ
ΕΠΑΝΑΛΗΠΤΙΚΟ ΔΙΑΓΩΝΙΣΜΑ ΜΑΘΗΜΑΤΙΚΩΝ ΓΕΝΙΚΗΣ ΠΑΙΔΕΙΑΣ Γ ΛΥΕΙΟΥ ΘΕΜΑ Α Α1. Έστω μια συνάρτηση ff που έχει πεδίο ορισμού το ΔΔ. 1. Πότε η ffλέγεται συνεχής στο xx 0 ΔΔ ; 2. Πότε η ff λέγεται συνεχής; (Μονάδες
Bounding Nonsplitting Enumeration Degrees
Bounding Nonsplitting Enumeration Degrees Thomas F. Kent Andrea Sorbi Università degli Studi di Siena Italia July 18, 2007 Goal: Introduce a form of Σ 0 2-permitting for the enumeration degrees. Till now,
Δίκτυα Δακτυλίου. Token Ring - Polling
Δίκτυα Δακτυλίου Token Ring - Polling Όλοι οι κόμβοι είναι τοποθετημένοι σε ένα δακτύλιο. Εκπέμπει μόνο ο κόμβος ο οποίος έχει τη σκυτάλη (token). The token consists of a number of octets in a specific
Written Examination. Antennas and Propagation (AA ) April 26, 2017.
Written Examination Antennas and Propagation (AA. 6-7) April 6, 7. Problem ( points) Let us consider a wire antenna as in Fig. characterized by a z-oriented linear filamentary current I(z) = I cos(kz)ẑ
i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 25-6 Το τρανζίστορ MOS(FET) πύλη (gate) Ψηφιακή και Σχεδίαση πηγή (source) καταβόθρα (drai) (σχεδίαση συνδυαστικών κυκλωμάτων) http://di.ioio.gr/~mistral/tp/comparch/
Math 6 SL Probability Distributions Practice Test Mark Scheme
Math 6 SL Probability Distributions Practice Test Mark Scheme. (a) Note: Award A for vertical line to right of mean, A for shading to right of their vertical line. AA N (b) evidence of recognizing symmetry
ΜΑΘΑΙΝΩ ΝΑ ΠΑΡΟΥΣΙΑΖΟΜΑΙ ΚΑΙ ΝΑ ΓΝΩΡΙΖΩ ΑΛΛΑ ΑΤΟΜΑ Άσκηση 1 (1 ος τρόπος) -Ismi o Kumetto! Ayşo ismak l-id?
ΤΟ ΑΛΦΑΒΗΤΟ 1. A,a arnep, asfar 2. B,b balla, bit 3. C,c catik, Catra 4. D,d dafet, dzanin 5. Δ,δ δeca, δaxr 6. E,e exen, ekef 7. F,f farxa, fal 8. G,ġ anġe 9. Ċ,ċ ċaput 10.I,i ijr, ikl 11. J,j jtite,
Απόκριση σε Αρμονική Διέγερση
Δυναμική Μηχανών Ι Διδάσκων: Αντωνιάδης Ιωάννης Απόκριση σε Αρμονική Διέγερση Άδεια Χρήσης Το παρόν υλικό βασίζεται στην παρουσίαση Απόκριση σε Αρμονική Διέγερση του καθ. Ιωάννη Αντωνιάδη και υπόκειται
Chapter 6: Systems of Linear Differential. be continuous functions on the interval
Chapter 6: Systems of Linear Differential Equations Let a (t), a 2 (t),..., a nn (t), b (t), b 2 (t),..., b n (t) be continuous functions on the interval I. The system of n first-order differential equations
PETROSKILLS COPYRIGHT
Contents Dew Point... 2 SI Conversions... 2 Output... 2 Input... 2 Solution Condensate-Oil Ratio... 3 SI Conversions... 3 Output... 3 Input... 3 Gas Density... 4 SI Conversions... 5 Output... 5 Input...
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 9: Σχεδιασµός Συνδυαστικών Κυκλωµάτων ΙΙ (Κεφάλαιο 5) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη
SMD Power Inductor-VLH
SMD Power Inductor-VH Dimensions Unit: mm Type A B C E F H I J 252010 2.5±0.2 2.0±0.2 1.0max. 0.4±0.2 1.0min. 2.1 0.90 0.8 252012 2.5±0.2 2.0±0.2 1.2max. 0.4±0.2 1.0min. 2.1 0.90 0.8 321618C 3.2±0.3 1.6±0.2
ΤΕΧΝΟΛΟΓΙΕΣ ΥΛΟΠΟΙΗΣΗΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΤΕΧΝΟΛΟΓΙΕΣ ΥΛΟΠΟΙΗΣΗΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Υλοποίηση ΥΛΟΠΟΙΗΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΔΙΑΚΡΙΤΑ ΣΤΟΙΧΕΙΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ ΑΝΑΔΙΑΜΟΡΦΩΣΙΜΟ ΥΛΙΚΟ Ο.Κ. ΕΙΔΙΚΟΥ ΣΚΟΠΟΥ (VLSI) FULL CUSTOM (Reconfigurable