OSNOVNE ANALOGNE STRUKTURE Dr Željko Aleksić, predavanja MS1AIK, februar 2009. D. Stefanović and M. Kayal, Structured Analog CMOS Design, Springer 2008. 1
Osnovne analogne strukture Strukturisano projektovanje analognih kola zasniva se na konceptu da svaka analogna ćelija može dasepodeli dlina osnovne analogne strukture. Osnovna analogna struktura je najmanji analogni sastavni deo (blok) i sastoji se od jednog ili nekoliko tranzistora. Ona može da se opiše skupom projektnih parametara koji odredjuju j performanse na nivou kola. Na ovaj način, procedura projektovanja je ista za jednostavna kao i za vrlo složena kola. Sastoji se od: podele analogne ćelije na osnovne analogne strukture izvodjenja j specifikacija ij za svaku osnovnu analognu strukturu iz specifikacija ij na nivou kola projektovanja osnovnih analognih struktura određenim redosledom. Biblioteka osnovnih analognih struktura Osnovnu analognu strukturu predstavlja jd jedan ili nekoliko tranzistora povezanih tako da realizuju konverziju napona u struju, konverziju struje u napon, ili obe konverzije. Struktura zahteva strujnu ili naponsku polarizaciju, koja se i sama realizuje drugom osnovnom analognom strukturom. Nekoliko povezanih osnovnih analognih struktura predstavlja složenu analognu strukturu koja se još naziva analognom ćelijom. Analogna ćelija realizuje analognu funkciju, npr. naponski ili strujni pojačavač, naponski folover (jedinični ič i pojačavač), jč č)komparator, množač... žč U nastavku su date osnovne analogne strukture koje se najčešće koriste kao sastavni delovi analognih ćelija. Osnovna analogna struktura nije bilo kakva kombinacija tranzistora. Postoji konačan broj osnovnih analognih struktura i one čine analognu biblioteku koja može da se koristi za projektovanje velikog broja analognih kola. 2
#1 3
#2 4
#3 5
#4 6
Tranzistor u projektnom okruženju Detaljnije razmatranje pokazuje da tranzistor u osnovnoj analognoj strukturi može da bude vezan na jedan od sledećih načina: sors je priključen na izvor jednosmernog napona, ulaz je na gejtu, a izlaz na drejnu (tj. stepen sa zajedničkimsorsom), jdički drejn je priključen na izvor jednosmernog napona, ulaz je na gejtu, a izlaz na sorsu (tj. stepen sa zajedničkim drejnom), gejt gj je priključen na izvor jednosmernog napona, ulaz je nasorsu, a izlaz na drejnu (tj. (j stepen sa zajedničkim gejtom), gejt i drejn su međusobno spojeni (tranzistor je vezan kao dioda), tranzistor u diferencijalnom paru. Ovo znači da pored konačnog broja različitih osnovnih analognih struktura, postoji konačan broj situacija projektovanja tranzistora. Stoga projektovanje osnovne analogne strukture predstavlja poseban slučaj projektovanja na nivou tranzistora, gde svaki tranzistor radi u datom okruženju i samo nekoliko projektnih parametara tranzistora je dominantno. 7
Klasifikacija osnovnih analognih struktura Svaki stepen analognog pojačavača se sastoji od transkonduktansne strukture (g m ) koja konvertuje ulazni napon u il izlaznu struju, iza kj kojeg sledi ldistruktura opterećenja kj koja konvertuje il izlaznu struju u izlazni napon. Transkonduktansna struktura zahteva strujnu polarizaciju, dok kaskodna struktura zahteva i naponsku polarizaciju. Stoga se sve osnovne analogne strukture mogu podeliti na sledeći način: transkonduktansne strukture: zajednički sors, zajednički drejn, kaskodni stepen, diferencijalni par i njegove kaskodirane varijante, strukture opterećenja: prosta i kaskodirana strujna ogledala, i strukturet za polarizaciju: ij prosta i kaskodiranak strujna ogledala, ldl tranzistor t vezan kao dioda. d Bitno je da sve transkonduktansne strukture imaju isti set projektnih parametara koji utiču na performanse kola. Isto važi za stepene za polarizaciju i stepene za opterećenje. Ovo omogućava izvođenjespecifikacija j i takođe uprošćava proceduru projektovanja. j 8
Struktuirano projektovanje analognih kola Analogno kolo se prvo podeli na transkonduktansne i strukture opterećenja i polarizacije. Zatim se izvode specifikacije za svaku analognu strukturu iz specifikacija na nivou kola. Pri tome je moguće proveriti tehnološke granice, verifikovati specifikacije na nivou kola korišćenjem modela ponašanja ili izmeniti topologiju. Pš Pošto svaka analogna struktura predstavlja set tranzistora uprojektnom jk okruženju, poslednji ldjikorakk je da se izabere odgovarajuće uputstvo za projektovanje (receptura) za svaki tranzistor imajući u vidu specifikacije osnovne analogne strukture. Svaki tranzistor tada može da se dimenzioniše koristeći metodologiju og sa nivoominverzije ve 9
Transkonduktansne strukture Transkonduktansne strukture sa jednim ulazom i jednim izlazom: ZS, ZD, ZG i kaskodni pojačavač Diferencijalna V/I konverzija: diferencijalni par i njegove kaskodirane varijante. U oba slučaja lčj značajni čjiprojektni jk parametri su: transkonduktansa izlazna otpornost opseg ulaznog signala opseg izlaznog signala šum parazitne kapacitivnosti na ulazu i izlazu. U slučaju diferencijalnih struktura dodatni parametar je ulazni ofset napon. U ovom odeljku određeni su projektni parametri i odgovarajući slučajevi projektovanja koji vode ka uputstvima za projektovanje na nivou tranzistora. Zajednički sors Zajednički sors zahteva strujnu polarizaciju koja se istovremeno ponaša kao struktura opterećenja. Ova struktura polarizacije - opterećenja je često prost ili kaskodni strujni izvor. Na slici 4.4 je stepen sa zajedničkim sorsom bez detalja polarizacije. Projektni parametri Prema šemi za male signale sa slike 4.5 naizmenična komponenta izlazne struje je određena transkonduktansom tranzistora M1: 10
Pojačavač u spoju sa zajedničkim sorsom Zajednički sors zahteva strujnu polarizaciju koja se istovremeno ponaša kao struktura opterećenja. Ova struktura polarizacije - opterećenja je često prost ili kaskodni strujni izvor. Na slici je dat stepen sa zajedničkim sorsom bez detalja polarizacije. Projektni parametri: Prema šemi za male signale sa slike naizmenična komponenta izlazne struje je određena transkonduktansom tranzistora M1. Ako je izlazna otpornost R L strukture za polarizaciju veća od izlazne otpornosti samog ZS, naponsko pojačanje je približno jednako unutrašnjem pojačanju Očigledno, izlazna provodnost g DS1 postaje važan parametar, pošto ograničava ukupnu izlaznu otpornost. opo os. 11
Opseg promene izlaznog napona ograničen je sa jedne strane naponom zasićenja M1 V DSsat1,asa druge strane naponom koji diktira struktura za polarizaciju. Parazitna kapacitivnost na ulazu je približno anaizlazu il je približno C GD1. Kapacitivnost t C L nije uračunata pošto onanije unutrašnji deo osnovne analogne strukture. U praksi je ulazna kapacitivnost kritičnija pošto ograničava vremenski odziv (brzinu) pojačavačkog stepena. Stoga se ona obično aproksimira unutrašnjom kapacitivnošću zbog oksida gejta gj tranzistora, C ox W 1 L 1, koja postaje važan projektni parametar. Stoga, projektni parametri za zajednički sors su sledeći parametri tranzistora M1: transkonduktansa g m1 izlazna il konduktansa dkt g DS1 napon zasićenja V DSsat1, i unutrašnja kapacitivnost zbog oksida gejta. Projektni slučajevi: Moguće su sledeće situacije pri projektovanju: izlazna konduktansa + transkonduktansa izlazna konduktansa + napon zasićenja transkonduktansa + parazitne kapacitivnosti izlazna konduktansa + napon zasićenja + parazitne kapacitivnosti. 12
EKV model Strong Inversion: C W / L ox Weak Inversion: VGS nvs VS VD VT 0 nvt Vt Vt 2 nvt ID ID0e e e, ID0 2nVt e V 4V 100 mv Model za male signale Dsat t Strong Inversion: Weak inversion: 13
# CS design:, V V sc g V V g V s C C C in out gd m in out ds out L L ds scgd 1 Vout gm gm V g 1 s C C / g in ds L gd ds jc gd 1 Vout j Vout gm gm H j j V j V g 1 j C C / g in in ds L gd ds A 0 g g g m ds g m gds gds P gd CL Cgd CL ds ds Z C g g g GBW A0 P g C C m ds m ds L L 14
Slew-rate: I SR C I D Maksimalna vrednost izlaznog napona: V V V V V out,max DD Dsat DD L in V n T Intrinsic gain: A g g m m 0 a gds ID U L Proizvod pojačanja i propusnog opsega: g g ID g GBW C I C I m m m L D L D SR g m GBW SR I D 15
Maksimum gm/id: Primer: GBW 2 10 MHz, A 60dB, SR 410 V/s, C 1pF, P 330 μw, V 3.3 V 0 6 L D DD Parametri tehnologije: 2 a p ox T0 U 11 V/μm, C 39.6 μa/v, n1.4, V 0.57 V 16
Pojačavač u spoju sa zajedničkim drejnom S B S=B 17
Najmanji opseg napona ΔV se ima kada tranzistor radi u slaboj i umerenoj inverziji Parametri dizajna su: transkonduktansa gm napon zasićenja VDSsat1 opseg napona ΔV unutrašnja kapacitivnost gejt-oksid Sors i osnovu spojiti da bi se dobilo pojačanje što bliže jedinici, a za dužinu kanala izabrati Lmin Budući da se napon zasićenja VDSsat i opseg izlaznog napona menjaju na isti način, jedini mogući scenarijo pri projektovanju je napon zasićenja + suma parazitnih kapacitivnosti. Optimalna oblast rada je umerena inverzija sa faktorom inverzije u opsegu 1 < IF < 10. Pojačavač u spoju sa zajedničkim gejtom 18
S B S = B 19
Parametri pri dizajnu transkonduktansa gm Izlazna provodnost gds sopstveno pojačanje napon zasićenja VDSsat1 kapacitivnost gejt-sors Mogući slučajevi projektovanja: izlazna provodnost+transkonduktansa izlazna provodnost+pojačanje transkonduktansa+pojačanje pojačanje+ napon zasićenja pojačanje+ napon zasićenja+parazitne kapacitivnosti Kaskodni pojačavač (Cascode or Telescopic Cascode) 20
Što se tiče uticaja parazitskih kapacitivnosti, najkritičnija je kapacitivnost koja se vidi u tački CP. Ulazna kapacitivnost je smanjena u odnosu na zajednički sors, dok je izlazna kapacitivnost određena kapacitivnostima tranzistora M2 gm Cin Cgs1cgd1(1 Agd1) Cgs1Cgd11 g C C c out gd1 db2 1 m2 Da bi se obezbedio maksimalni hod izlaznog napona VBIAS treba da drži tranzistor M1 u blizini granice triodne oblasti i zasićenja gde ΔV predstavlja sigurnosnu marginu do triodne oblasti ( obično se fiksira na 50 mv ili eksperimentalno podesi tako da nadoknadi promenu nastalu usled temperaturnih varijacija ). Minimalni izlazni napon je 21
Parametri tranzistora M1 pri dizajnu su: transkonduktansa gm1 izlazna provodnost gds1 napon zasićenja VDSsat1 unutrašnja kapacitivnost gejt-oksid S druge strane, dizajn parametri tranzistora M2su transkonduktansa gm2 izlazna provodnost gds2 napon zasićenja VDSsat2 unutrašnje pojačanje Ai2 unutrašnja kapacitivnost gejt-oksid Projektovanje se izvodi prema jednoj od sledećih opcija koje zahtevaju strategiju optimizacije: izlazna provodnost+ transkonduktansa transkonduktansa + napon zasićenja Dizajn tranzistora M2 obično zahteva kompromisno projektovanje: pojačanje +napon zasićenja pojačanje +napon zasićenja+parazitne kapacitivnosti Izlazna provodnost+napon zasićenja+parazitne kapacitivnosti 22
Folded Cascode (presavijeni kaskodni) pojačavač Projektuje se na isti način kao i obični (telescopic) kaskodni pojačavač. Dodatni stepen slobode pruža strujni izvor Ibias1. Pomoću Vbias se postavlja da napon na dodatnom strujnom izvoru bude što manji, čime se postiže maksimalni hod izlaznog napona. Diferencijalnij pojačavač 23
Parametri dizajna diferencijalnog pojačavača su: ekvivalentna transkonduktansa gm napona zasićenja diferencijalnog para VDPsat diferencijalni ulazni opseg opseg zajedničkog signala ulazna kapacitivnost ekvivalentni šum ekvivalentni offset Parametar koji se koristi kao mera opsega diferencijalnog ulaznog signala se zove napon zasićenja diferencijalnog pojačavača VDPsat. Kao što se vidi napon VDPsat je obrnuto proporcionalan sa gm/idsat i zavisi od faktora inverzije 24
Kada se oba ulazna signala menjaju na isti način, opseg ulaznog CM signala treba da bude definisan U tom opsegu se, pri projektovanju, smatra da je diferencijalna transkonduktansa konstantna. Greška koja postoji je posledica erlijevog efekta i ona se uzima u obzir tek posle simulacija. Integrisani tranzistori u diferencijalnom pojačavaču nikada nemaju iste karakteristike i zbog toga postoji razdešenost prenosne karakteristike, odnosno naponski i strujni ofset. Kod CMOS diferencijalnih pojačavača postoji samo naponski ofset, koji se manifestuje razlikom napona na gejtovima diferencijalnog para tranzistora pri istoj polarizaciji. Pri fabrikaciji, kod diferencijalnog para tranzistora se razlikuju širina kanala, dužina kanala, napon praga i μncox 25
Jaka inverzija: U idealnom slučaju tranzistori imaju iste struje drejna pri istim ulaznim naponima Vin+ i Vin- Zbog razdešenosti parametara tranzistora, struje drejna nisu iste Definišimo ulazni ofset napona Vos,in kao napon koji treba dovesti na ulaz diferencijalnog pojačavača tako da diferencijalni par tranzistora ima iste struje drejna. Čak i u odsustvu varijacija parametara procesa, postoji preciznost sa kojom se dati proces može realizovati. Broj atoma primesa u kanalu kod modernih tranzistora je oko 100! 26
Modelovanje razdešenosti preko slučajnih promenljivih Standardna devijacija se uzima kao mera razdešenosti, a razdešenost paramatara koji se menjaju prema Gausovoj raspodeli se aproksimira kao Matematički i eksperimentalno je dobijeno da važi gde su konstante AVTH i AK faktori proporcionalnosti koji se ponekad daju u opisu procesa za dizajn integrisanih kola sa datom tehnologijom, ili kao deo Monte-Carlo modela pri simulaciji.! Bolja uparenost se postiže sa većim dimenzijama tranzistora jer je tako standardna devijacija razdešenosti parametara manja. M.J.M. M Pelgrom, H.P. Tuinhout, M. Vertregt, Transistor Matching in Analog CMOS Applications, IEDM Dig. Of Tech. Papers, pp. 34.1.1-34.1.4, Dec. 1998. 27
Razdešenost parametara u tipičnom 0.18u CMOS procesu: Avt Parametar AΔβ/β A ΔI /I S AΔβ/β MOS S MOS BJT BJT AΔC/C MIM cap AΔR/R poly res Vrednost 5mV-μm 1%-μm 2%-μm 4%-μm 1%-μm 3%-μm Poredjenje razdešenosti diferencijalnih pojačavača sa bipolarnim i sa MOS tranzistorima u jakoj inverziji: RC2 IS2 V RC IS OS, BJT V t ln,, S S R R R I I C1 I VOS, BJT Vt S1 RC IS V OS, BJT 1 C S m C S R I g R I Vt RC IS IC RC IS W 1 / L R W / L VGS VT RD gm D V V V 2 RD W / L ID RD W / L OS T T 28
Bipolarni tranzistor: MOS tranzistor: A E A 2 IS 0.7 μm 2.4% I S A I E S A VTH W 20 μm, L 0.2μm V TH 2.5mV WL A/ / 0.5 % WL Zanemarujući devijaciju otpornosti u kolektoru/drejnu, dobija se IS VOS, BJT V t 26 mv 0.024 0.62 mv I S 1 1 gm W / L 2 2 gm W / L VOS, MOS VT VT ID W / L ID W / L 1 2 2 gm W / L 2 2 VOS, MOS VTH 2.5 mv 100mV 0.01 2.69 mv ID W / L Dakle, diferencijalni pojačavač sa bipolarnim tranzistorima ima 5-10 puta manju devijaciju naponskog ofseta od diferencijalnog pojačavača sa MOS tranzistorima. Da bi se odstupanje kod MOS diferencijalnog pojačavača smanjilo potrebno je da se upotrebe tranzistori sa većim dimenzijama. 29
U opštem slučaju razlika napona na gejtovima u funkciji promene parametara β,vt0 i n je U jakoj inverziji: U slaboj inverziji: Standardna devijacija razdešenosti dva tranzistora, izražena preko napona gejt-sors, je Primenjena na diferencijalni pojačavač standardna devijacija naponskog ofseta postaje Na sledećoj slici je prikazana zavisnost razdešenosti napona na gejtu NMOS tranzistora u CMOS 0.35um tehnologiji. Razdešenost se smanjuje kada je tranzistor u slaboj i umerenoj inverziji jer se gm/idsat povećava sa smanjivanjem koeficijenta inverzije. Oćekivano je i da se razdešenost napona na gejtu smanjuje kada se dimenzije tranzistora povećavaju. 30
Tranzistori u kaskodnom izlaznom stepenu nemaju uticaj na naponski ofset na ulazu,a njihov doprinos ekvivalentnom šumu na ulazu se može zanemariti Parametri dizajna diferencijalnog pojačavača su: Transkonduktansa gm1 Napon zasićenja VDSsat1 Unutrašnja kapacitivnost gejt-oksid Ukupni šum 31
Karakteristični slučajevi projektovanja diferencijalnog pojačavača a) Kada je diferencijalni pojačavač na ulazu pojačavača sa negativnom reakcijom Zbog NPS diferencijalni ulazni signal je uvek mali, dok mu je srednja vrednost približno nula. Oba tranzistora imaju istu transkonduktansu i isti faktor inverzije, pa je Napon na sorsu diferencijalnog para tranzistora je Poželjno je da su sors i osnova kratkospojeni, kada je (n)=1, jer je tada overdrive manji. Takođe je dobro izolovati u posebnu oblast diferencijalni par radi izolacije od ostatka pojačavača i izvora smetnji i šuma. 32
Dizajn tranzistora u diferencijalnom paru se obavlja na isti način kao i dizajn jednog izolovanog tranzistora u spoju sa zajedničkim sorsom, a mogući slučajevi projektovanja su: transkonduktansa+napon zasićenja transkonduktansa+napon šuma transkonduktansa+parazitne kapacitivnosti transkonduktansa+naponski ofset transkonduktansa+parazitne kapacitivnosti+naponski ofset Kada tranzistor radi u slaboj inverziji razdešenost se smanjuje, samim tim i naponski ofset, dok je transkonduktansa sa maksimalnom efikasnošću.kada se traži brži odziv i mala potrošnja, kompromisno se uzima da je faktor inverzije IF=1. b) Diferencijalni pojačavač se nalazi u konfiguraciji jediničnog pojačavača Tada je ulazni diferencijalni signal mali, dok je zajednički signal veliki. U ovom slučaju oba tranzistora u diferencijalnom paru tranzistora rade u istoj oblasti inverzije sa strujom strujnog izvora koja se menja sa zajedničkim signalom. Ova promena je utoliko manja ukoliko je strujni izvor sa većom izlaznom otpornošću. Da bi se smanjio uticaj zajedničkog signala na struju strujnog izvora, samim tim i na transkonduktansu i unutrašnje pojačanje, potrebno je ograničiti promenu zajedničkog signala, ili realizovati bolji strujni izvor. Na žalost bolji struujni izvori imaju kaskadnovezanadva tranzistora, čime se opseg zajedničkog signala smanjuje Opseg zajedničkog signala zavisi od oblasti inverzije, kao što je prikazano na sledećoj slici 33
Najčešći slučaj projektovanja je transkonduktansa+napon zasićenja+opseg zajedničkog signala (CMIR-Common Mode Input Range) Po sva tri parametra je najbolje da se izabere oblast umerene inverzije Ukoliko je potreban opseg zajedničkog signala rail-to-rail onda se mogu upotrebiti dva paralelna diferencijalna pojačavača, jedan sa NMOS i drugi sa PMOS tranzistorima. Posebnim kolima se može postići da NMOS diferencijalni pojačavač prestaje da radi pri niskim naponima zajedničkog signala, PMOS diferencijalni pojačavač prestaje da radi pri visokim naponima zajedničkog signala, dok su oko nulte vrednosti zajedničkog signala oba diferencijalna pojačavača aktivna. Time se postiže da je minimalna vrednost zajedničkog signala određena ulaskom u triodnu oblast PMOS tranzistora, a maksimalna vrednost ulaskom u triodnu oblast NMOS tranzistora 34
c) Diferencijalni par u pojačavaču sa CMFB Tada je velika varijacija diferencijalnog napona na ulazu pojačavača, dok je zajednički signal praktično konstantan. U tom slučaju je potrebno da opseg napona zasićenja diferencijalnog ulaznog napona bude što veći, što znači da je potrebno da tranzistori rade u oblasti jake inverzije Projektovanje se obavlja prema zahtevu: transkonduktansa+napon zasićenja diferencijalnog para, a za optimalno rešenje je dobar početni uslov IF=1. Alternativna rešenja su u dodatnim kolima koja linearizuju transkonduktansu. 35
Strukture opterećenja Prosto strujno ogledalo a) Opterećenje je nesimetrično i služi za svođenje na jednostruki (nesimetrični) izlaz. Zbog Erlijevog efekta različite su struje drejna tranzistora M1 i M2. b) Opterećenje je simetrično ako su drejnovi tranzistora M1 i M2 na istom potencijalu. Obično se sa drejnova vraća povratna sprega CMFB, koja izjednačava napone na drejnovima za zajednički signal. Razdešenost strujnog ogledala: I I I g V I 1 2 m TH 1 I gm VTH I I 1 1 W 2 I 2 gm 2 1 I1 V I gm I 20 μm, L0.2 μm, 10 S 2.54% I1 I1 TH 36
Parametri dizajna strujnog ogledala: oizlazna provodnost treba da bude što manja, ili da bude manja od izlazne provodnosti transkonduktansne strukture onapon zasićenja oparazitne kapacitivnosti limitiraju brzinu odziva oekvivalentni šum ostatistička ti tičk razdešenost struja Dizajn tranzistora u strujnom ogledalu se obavlja prema sledećim parametrima: oizlazna provodnost+napon zasićenja oizlazna provodnost + napon zasićenja + ekvivalentni šum oizlazna provodnost + napon zasićenja + parazitne kapacitivnosti oizlazna provodnost + napon zasićenja + razdešenost struja Budući da je standardna devijacija razdešenosti struja direktno srazmerna sa gm/idsat, oblast u kojoj je poželjno da rade tranzistori u strujnom ogledalu je jaka inverzija. Kada se želi minimizirati napon zasićenja, tada se ide na IF=10, ili u umerenu inverziju sa povećanom širinom i dužinom kanala kw/kl, k>1. 37
Kada je površina čipa namenjena za strujna ogledala fiksna, razdešenost se može smanjiti povećavanjem overdrive napona, ali se tada napon zasićenja povećava Vdsat=Vov. Primer u jednom CMOS 0.18u procesu je dat na slici Dodatni faktor koji doprinosi razdešenosti struja strujnog ogledala je pad napona duž linija veza I I I g V 1 2 m wire I g m V wire 1 I1 I I ovaj efekat zahteva rad tranzistora u oblasti jake inverzije 38
Razdešenost je nešto drugačija kada se strujno ogledalo koristi kao simetrično opterećenje u drejnovima transkonduktansne strukture Kaskodno strujno ogledalo o Obezbeđuje bolje preslikavanje struje, zahteva dodatna kola za polarizaciju i ima veći napon zasićenja u odnosu na prosto strujno ogledalo. o Šum i uticaj na razdešenost diferencijalnog para treba da bude što manji Parametri dizajna su: o Izlazna provodnost (otpornost) o napon zasićenja, minimalno Vdsat1+Vdsat2 o Parazitne kapacitivnosti gejt-oksid oekvivalentni šum o razdešenost 39
Projektovanje tranzistora M1 i M2 se izvodi na isti način kao i u prostom strujnom ogledalu, dok se tranzistori M3 i M4 (u spoju sa zajedničkim gejtom) izabirajunaisti način kao i u kaskodnim transkonduktansnim strukturama. Strukture za polarizaciju pojačavača U integrisanim kolima se koristi jedan izvor referentne struje, koji je temeperaturno stabilan i, u određenom opsegu,nezavisan od napona napajanja, za napajanje svih drugih kola. Ovaj strujni izvor se koristi za naponsku i strujnu polarizaciju svih ostalih kola. Polarizacija naponom Se uglavnom obavlja pomoću MOS tranzistora u diodnim spojevima, kao što je prikazano na slici. Pomoću struje glavnog strujnog izvora se dobijaju struje za polarizaciju MOS tranzistora 40
a) V V V 2V b) BIAS GS1 GS 2 T 0 c) M2 i M1 čine jedan ekvivalentni tranzistor kod koga je Kada su potrebni mali naponi za polarizaciju kola koristi se kolo prikazano na sledećoj slici Polarizacija strujom Obavlja se pomoću strujnih ogledala Prosto strujno ogledalo 41
Kaskodno strujno ogledalo Strujna polarizacija u jednom integrisanom kolu pomoću spoljašnjeg strujnog izvora 42
Strujna polarizacija u jednom integrisanom kolu pomoću unutrašnjeg strujnog izvora 43
44