je na obr Kapacity C sú pre zdôraznenie nakreslené ako externé súčiastky. V skutočnosti je C BK

Transcript

1 13 ranzisorové spínače a logické členy Cieľ kapioly: Vysveliť základné vlasnosi elekronických spínačov s bipolárnymi ranzisormi. ogické inverory s BJ a s ranzisormi MOS pochopenie ich východ a nevýchod pre realizáciu číslicových IO Spínač s bipolárnym ranzisorom všeobecne Prvé elekronické spínače používali bipolárne ranzisory. Základné zapojenie akého spínača, korý predsavuje jednoduchý inveror vsupného signálu je na obr Kapaciy C BK, C BE sú pre zdôraznenie nakreslené ako exerné súčiasky. V skuočnosi je C BK nelineárna bariérová kapacia kolekorového PN priechodu ranzisora 1 a kapacia C BE je difúzna kapacia emiorového priechodu. Kapacia C Z na výsupe invenora (spínača) predsavuje parazinú kapaciu, korá môže byť rôzneho pôvodu. Môže o byť napríklad kapacia pripojovacieho kábla pripojeného na výsup spínača alebo môže byť, čo je najčasejší prípad, vsupná kapacia iného inverora či elekronického obvodu. + CC R K > BE 1 C BK CBE 1 C u Z u CC KES Obr Spínač s bipolárným ranzisorom v zapojeni SE so zvýraznenými parazinými kapaciami a približný var odozvy výsupného napäia na spínači Riešenie časovej odozvy u obvodu z obrázk3.1 v analyickom vare nie je celkom jednoduchá úloha. Vyžaduje si použiie nelineárneho E-M modelu doplneného o kapaciy C BK, C BE a C Z. Je o riešenie nelineárnej diferenciálnej rovnice. oo riešenie si možno rôznym spôsobom zjednodušiť. nes dávame prednosť simulačnému výpoču pomocou počíača. akýmo spôsobom môžeme v konkrénom prípade rýchlo preskúmať priebeh u pre rôzne paramere obvodu a BJ. Meódou zaťažovacej priamky, vysvelenej v 3. kapiole, môžeme približne graficky určiť var saickej prevodovej charakerisiky inverora ak máme k dispozícii zmeraný súbor charakerisík BJ podľa obr.13.. Saická prevodová charakerisika inverora (spínača) je jeho základnou charakerisikou, z korej môžeme určiť rôzne paramere inverora ako si o ukážeme v ďalšom. 13-1

2 I K R CC K () I B 1 R I B B (1) (1) cc KE () 1 BE Obr. 13. K vysveleniu grafického určenia saickej prevodovej charakerisiky inverora s BJ Vplyv zaťažovacej kapaciy a kapací PN priechodov BJ má odozvu inverora u budeného ideálnym vsupným signálom podľa obr Experimenálne sa dá ľahko ukázať, že inegračný vplyv kapaciy C BE možno polačiť zaradením pomocného korekčného kondenzáora C paralelne k rezisoru K, korý eliminuje vplyv kapaciy priechodu B-E ranzisora pri jeho zopnuí aj vypnuí. Princíp kompenzácie sa zakladá na použií zv.frekvenčne kompenzovaného odporového deliča. vedený delič je frekvenčne nezávislý vedy, ak sú časové konšany hornej a dolnej časi deliča rovnaké. eno poznaok plaí presne iba pre delič s lineárnymi prvkami. á sa však účinne použiť aj pre prípad nelineárneho deliča. Opimálne nasavenie C K sa robí obvykle pomocou osciloskopu. + CC C K R K RB CK C BE 1 u E C BE Obr Princíp a zapojenie kompenzácie vplyvu vsupnej kapaciy ranzisora 13-

3 Spínanie indukívnej záťaže pomocou ranzisora Spínanie indukívnej záťaže pomocou ranzisora je základom celého radu aplikácií v praxi elekronických obvodov (vychyľovanie elekronického lúča v obrazovkách pre počíače a elevízne prijímače, rôzne spínačové zdroje pracujúce na príncípe akumulácie energie v cievkach aď.). Na obr.13.4 je použiý BJ na pripájanie cievky s indukčnosťou k zdroju napájacieho napäia. Po zopnuí BJ ečie cievkou lineárne rasúci prúd a energia magneického poľa cievky rasie s druhou mocninou oho prúdu. Po skončení budiaceho napäia však prúd cievky nemôže klesnúť na nulu, ale ečie rovnakým smerom cez vybíjaciu diódu až dovedy, kým sa celá energia magneického poľa cievky nepremení na eplo v PN priechode. Vybíjací obvod s diódou môže byť doplnený eše o rezisor zapojený v sérii s diódou. + CC i C BE i v KE i Obr Spínač indukívnej záaže a ochrana ranzisora pred prierazom Energiu akumulovanú v cievke počas zopnuia môžeme vhodne ransformovať do sekundárnej cievky doplnenej o jednocesný usmerňovač s kapaciným filrom. osávame ak jedno zo zapojení meničového zdroja podľa obr.13.5 (jednočinný priepusný menič napäia CC na napäie Z ). Polariu a veľkosť napäia môžeme meniť orienáciou diódy a pomerom indukčnosi 1,. Ochranná dióda v omo zapojení nie je porebná. Funkciu premeny magneickej energie na eplo zabezpečuje rezisor dolu aj hore. R Z. Zapojenie umožňuje ransformovať napäie + CC Z CC smerom C BE 1 RZ C f Z Obr Priepusný jednočinný menič napäia 13-3

4 Varianou zapojenia je jednočinný blokovací menič napäia podľa obr Jeho činnosť vychádza priamo z obvodu podľa obr Počas zapnuia ranzisora sa energia akumuluje v magneickom poli 1. ióda je vedy nepriepusne polarizovaná a cez záťaž R Z sa vybíja náboj kondenzáora C f dodaný cez diódu v predchádzajúcom cykle. Po vypnuí ranzisora sa zmení polaria indukovaného napäia u a kondenzáor C f sa dobíja cez ovorenú diódu. Exisuje celý rad ďalších zapojení meničových zdrojov napäia s lepšími paramerami. Ich analýza a návrh si však vyžaduje väčší časový priesor. + CC i i 1 i 1 C BE 1 u C f R Z i Obr Jednočinný blokovaci menič napäia s BJ Príklad na počíačovú simuláciu jednočinného blokovacieho meniča s galvanickým oddelením ( v angl. lieraúre známy iež pod názvom: flyback boos converer) + CC ip is P C Z S 1nF R Z 1kΩ u Z 1k u g Obr. 13.6a Zapojenie jednočinného blokovacieho meniča s bip. ranzisorom p = mh, s = mh, k=1 - NA, i = 1µs, = 15µs : I s = 1nA, N=1, M=. 13-4

5 Príklad simulácie prechodného javu v jednočinnom meniči podľa obr a i P 1 i P [ma] -4 i S 8 4 i S [ma] -8 u G [V],,4,8 1, 1,6, 5 8 u Z u G 1,,4,8 1, 1,6, [ms] u Z [V] Obr. 13.6b Priebehy prúdu a napäia vo význačných bodoch jednočinného blokovacieho meniča K fyzikálnej inerpreácii výsledkov simulácie. 1. Akumulácia energie v magneickom poli ransformáora cez primárne vinuie. E p = CC CC ip( τ )dτ = CC τ dτ =. Energia sporebovaná v záťaži R Z (premena na eplo) počas periódy i p CC p i E = s Zsr I Zsr = R Zsr Z, kde Zsr u = Z max + u Z min 3. Výsupné napäie meniča zsr vyplýva z podmienky E p = E s RZ Zsr = CC i pre 1 i = p plaí Zsr = CC RZ i p 13-5

6 13. Spínač s BJ ako logický inveror. Vráťme sa k zv.logickým inverorom u korých nie sú rozhodujúce energeické a výkonové pomery, ale koré pracujú s normalizovanou ampliúdou vsupných a výsupných napäí. akéo inverory voria základ celej číslicovej elekroniky a dnes sú realizované na jednom čípe milióny akýcho inverorov. V začiakoch rozvoja inegrovaných číslicových obvodoch sa isý čas používali inverory s ranzisormi podľa obr.13.3 (ako zv. obvody R Resisor ransisor ogic). Ich realizácia na čípe však mala celý rad nedosakov (problémy s realizáciou R,C - malá husoa inegrácie, nízka šumová odolnosť aď). Neskôr nasúpili obvody diódovej logiky (ioda ransisor ogic) a z nich vývojom vyplynuli číslicové obvody známe pod skrakou (ransisor ransisor ogic), koré vyvárali šandard v oblasi logických obvodov s BJ. Boli dosaočne rýchle aj spoľahlivé. Ich nevýhodou bola obvodová zložiosť hradiel inverorov a z oho vyplývajúca nízka husoa prvkov na jednoku plochy. Pre predsavu uvedieme na ďalšom obrázku zapojenie inverora v prevedení. obvody si vyžadovali pre svoju činnosť sabilizované napäie 5 V. INV CC = +5 V ± 5% NAN CC = +5 V ± 5% Y = X Y = X 1 X 1 X u i Y X 1 X Y u o a ) b) Obr a) Inveror realizovaný echnikou b) NAN - pri použií viacemiorových ranzisorov sa dali realizovať aj zložiejšie logické funkcie ogické inverory MOS Po zvládnuí echnologických ťažkosí, koré súviseli s realizáciou N kanálových MOS ranzisorov s indukovaným kanálom sa logické inverory MOS ukázali ako perspekívnejšie. Ich hlavnou výhodou je o, že na svoje ovládanie neporebujú výkon signálu na vsupe. Klasické riešenie MOS inverora s N kanálom je na obr

7 + o R N u o u i + [ V ] SS i Obr MOS inveror s N-kanálom V echnológii výroby moderných číslicových IO sa však nepoužíva. Veľkým realizačným problémom je realizácia rezisora R na čípe s relaívne veľkou hodnoou odporu. Šandardným riešením je v súčasnosi inveror so zaťažovacím ranzisorom (oad ransisor), korý nahrádza rezisor R. zv. ochudobňovací yp inverora (názov je odvodený od ochudobňovacieho ypu zaťažovacieho ranzosora ). + R I R N u o u i SS = S Obr Ochudobňovací inveror MOS s kanálom N Je možné vyvoriť eše nenasýený MOS inveror ( je v nenasýenom, resp.riódovom režime) a nasýený MOS inveror ( je nasýenom save). ypový var saickej prevodovej charakerisiky N-MOS inverora je uvedený na obr

8 = o O IH min High = 1 } Inpu O High =1 { Oupu OH min A max IH min OS i [ V ] max } ow = ow = { Omax Obr.13.1 ypová prevodová charakerisika N-MOS inverora Na prevodovej charakerisike môžeme definovať charakerisické hodnoy a oblasi. Charakerisickými hodnoami sú napäia O a OS. O je výsupné napäie inverora ak je na jeho vsupe napäie u i <. ruhé charakerisické napäie OS je zasa hodnoa výsupného napäia pre u i > IH. Ďalšou charkerisickou hodnoou, korá je daná výrobcom je prahové napäie spínacieho (akívneho) ranzisora A. Aby inveror správne fungoval musí podľa obr.13.1 plaiť nerovnosť: < < (13.1) A IH V logických obvodoch a sysémoch pracuje mnoho akýcho inverorov spoločne a sú medzi sebou rôzne poprepájané podľa požadovanej logickej funkcie. Je preo dôležié splniť eše zv.podmienku kaskádovania,.j. zabezpečiť vhodné vsupné a výsupné napäia pri zapojení dvoch a viacerých inverorov do kaskády podľa obr & O & I1 I O Obr K podmienkae zapojenia inverorov do kaskády Napäia, koré odpovedajú logickej nule ( resp. označenie log či ) alebo logickej jednoke (H, log1, 1) sú dané pomocou olerančného poľa, koré zohľadňuje vplyv rozpylu paramerov inverora napr. eploy aď. Je o zobrazené šráfovanými oblasťami na prevodovej charakerisike obr Aby bola garanovaná eše isá rezerva na indukované rušiace napäia impulzného charakeru, definujeme pre inveror (a logické obvody vo všeobecnosi) parameer O napäie saickej šumovej odolnosi resp. imuniy podľa vzťahu: O = OS (13.) Šandard pre olerančné polia sa zaviedol v súvislosi s obvodmi, z korých sa veľa rokov konšruovali logické sysémy. okonca eše aj v súčasnosi vznikajú požiadavky na kompaibiliu logických úrovní vzhľadom k. 13-8

9 ogické úrovne pre ( ransisor ransisor ogic) : (definované normou) Úroveň Úroveň H vsup :,8V, il =,8V vsup : > V = IH výsup:,4v, O =,4V výsup: >,4V = OH Ako je vidieť z údajov o úrovniach pre obvody, výrobcovia garanujú pre obvody šumovú imuniu,4 V, čo nie je veľa. nešné moderné MOS a hlavne CMOS logické obvody zaručujú väčšiu šumovú imuniu CMOS inveror (Complemenary MOS) V súčasnosi je hlavným echnologickým rendom pri realizácii číslicových IO echnika CMOS. áo echnika má napriek väčšej echnologickej náročnosi a nižšej mernej husoe inverorov na jednoku plochy čípu niekoľko základných výhod, koré spôsobili jej veľké rozšírenie. Výhody vyplynú z analýzy prevodovej charakerisiky jednoduchého inverora CMOS podľa obr u, i o i ui N uo IH = [ V ] + SS A Obr Základné zapojenie CMOS inverora a jeho hlavné charakerisiky u i CMOS inveror pozosáva z dvoch MOS ranzisorov akívneho a zaťažovacieho. Akívny ranzisor N je s kanálom ypu N (indukovaný kanál) a ranzisor zaťažovací je s kanálom ypu P (iež indukovaný kanál). Riadiace elekródy ranzisorov N a sú spojené a voria vsup inverora. Výsup inverora voria spojené kolekory (rain).hlavným rozdielom CMOS inverora oproi všekým, doeraz spomínaným, je o, že pri obidvoch hodnoách napäia na vsupe ( aj H) neečie cez inveror zo zdroja prúd. Pri napäí u i < A je nevodivý ranzisor N a pri napäí ui > je zas nevodivý ranzisor. Iba pre relaívne úzky rozsah napäia medzi hodnoami, IH ečie inverorom prúd ako je o naznačené na obr ôsledkom oho je, že inegrované číslicové obvody CMOS neodoberajú z napájacieho zdroja nijaký príkon, ak sa nemení ich logický sav informácia. Príkon CMOS inverora je 13-9

10 nenulový iba počas krákeho inervalu, keď výsupné napäie prechádza zo savu do H alebo naopak. Pri vyššej frekvencii zmien logického savu CMOS inverora musíme brať do úvahy aj nabíjanie a vybíjanie parazinej kapaciy C inverora pripojenej na jeho výsup. eno príkon je na rozdiel od predchádzajúceho saického prechodového príkonu nezávislý od rýchlosi zmeny výsupného napäia. Ak aproximujeme impulz prúdu podľa obr.13.1 rojuholníkovým varom môžeme vypočíať príkon prechodu CMOS z úrovne na H a naopak (dva prechody za periódu vsupného impulzného signálu) podľa vzťahu: P P = i I τ (13.3) max ( ) dτ = f = f I I max - je maximálna hodnoa prechodového prúdu podľa obr je časový inerval, počas korého prúd i preeká. f - je frekvencia vsupných impulzov Veľkosť prechodového príkonu P P môžeme ovplyvňovať dĺžkou rvania čela a yla informačných riadiacich impulzov. eno príkon je v praxi obvykle nepodsaný. Príkon zo zdroja, korý je spôsobený nabíjaním parazinej kapaciy môžeme vypočíať z nasledujúceho vzťahu: 1 duo PP = ic ( ) d C d C duo f C τ τ = τ = d = (13.4) τ S rasúcou frekvenciou narasá aj príkon pre nabíjanie zaťažovacieho paraziného kondenzáora C. Z poslednej rovnice však vidíme, že eno príkon rasie s druhou mocninou napájacieho napäia zdroja. Preo je u dnešných CMOS IO snaha používať ich pri čo najmenšom napäí. Na záver môžeme zhrnúť základné výhody a nevýhody CMOS obvodov. Hlavné výhody CMOS : 1. nulový príkon v sa. save inverora. široký rozsah napájacích napäí 3. vysoká šumová odolnosť 4. vysoký vsupný odpor (veľký logický zisk, vevieľnosť) Nevýhody : 1. väčšia echnologická zložiosť (P,N-kanál na jednom čipe). väčšia obvodová zložiosť CMOS ( a ým aj nižšia husoa inegrácie) pri zložiejších logických funkciách max 13-1

11 13.5 Realizácia zložiejších inverorov MOS, CMOS Realizácia zložiejších logických funkcií (zovšeobecnený inveror) + GG + CC X 1 N X 3 X N N N Y X 1 X X 3 KO Y = X + 1 X X 3 Y N X1 X X3 Y H 1 H H H H 3 H H 4 H 5 H H 6 H H 7 H H H SS Obr Zovšeobecnený ( viacvsupový ) MOS inveror a jeho pravdivosná abuľka 13-11