4 IMPULSNA ELEKTRONIKA

Transcript

1 4 IMPULSNA ELEKTRONIKA 1.1 Na slici 1.1 prikazano je standardno TTL kolo sa parametrima čije su nominalne vrednosti: V cc = 5V, V γ = 0, 65V, V be = V bc = V d = 0, 7V, V bes = 0, 75V, V ces = 0, 1V, R 1 = 4K, R 2 = 1, 6K, R 3 = 1K i R c = 130Ω. Koeficijent strujnog pojačanja tranzistora u direktnom radnom režimu (aktivnom) je 20 β 50 a u inverznom radnom režimu β r = 0, 1. Za kolo odrediti-izračunati: a) prenosnu karakteristiku U Y = f(u A,B ) i margine šuma b) maksimalan broj izlaznih priključaka -broj ulaza istovetnih kola koji se može pobuditi izlazom c) nominalne vrednosti vremena uspostavljanja logičkih nivoa t L H, t H L na izlazu Y ako je on samo kapacitivno opterećen sa C p = 100pF Slika 1.1: Slika 1.2: Rešenje: a) Nivou logičke nule na izlazu odgovara napon izmed - u kolektora i emitora tranzistora T 3 u zasićenju U Y (0) = V ces = 0, 1V. (1.1) Za odred - ivanje nivoa logičke jedinice na izlazu razmotrimo stanje kada je makar na jednom ulazu nivo logičke nule. Tada tranzistor T 1 radi u zasićenju (I c1 βi b1 ) sa velikom baznom strujom I b1 = V cc V bes V (0) R 1 = 1, 04mA (1.2) i malom (zanemarljivom) kolektorskom strujom I c1 = I c0 koja teče iz baze tranzistora T 2 koji ne vodi. Kako je I co reda nanoampera i manje, može se smatrati da je zbir emitorskih struja višeemitorskog tranzistora T 1 jednak baznoj struji tog tranzistora. Znači da je napon na kolektoru tranzistora T 1, odnosno bazi tranzistora T 2

2 LOGIČKA KOLA 5 V b2 = V ul + V ces = 0, 2V (1.3) što je nedovoljno za provod - enje spoja baza-emitor tranzistora T 2 zbog čega je i tranzistor T 3 u neprovodnom stanju. Pošto tranzistor T 2 ne vodi, baza tranzistora T 4 je preko otpornika R 2 vezana za izvor napajanja V cc. Time tranzistor T 4 vodi i preko diode D na izlazu Y uspostavlja naponski nivo logičke jedinice: U Y (1) = V cc R 2 I b4 V be4 V d (1.4) Ako je izlaz neopterećen ili je opterećen samo kapacitivno, posle uspostavljanja stacionarnog stanja napon logičke jedinice na izlazu je U Y (1) = V cc V γt4 V γd ; V Y (1) = V cc 2V γ = 3, 7V (1.5) Nivo logičke jedinice se neznatno razlikuje od predhodno izračunatog nivoa logičke jedinice i kada je izlaz opterećen sa N ulaza istih takvih kola. To je zbog toga što je za logičku jedinicu na ulazu struja ulaza logičkog kola jako mala. U slučaju kada je drugi ulaz na nivou logičke nule struja ulaza na kome je nivo logičke jedinice jednaka je struji inverzno polarisanog spoja baza-emitor I eo. Slika 1.3: U drugom slučaju kada su oba ulaza na nivou logičke jedinice može se smatrati da tranzistor T 1 radi u inverznom radnom režimu jer je direktno polarisan njegov spoj baza-kolektor. Bazna struja tranzistora T 1 tada iznosi I b1 = V cc V bc1 2V bes2,3 R 1 = 700µA (1.6) kada vode i tranzistori T 2 i T 3 u zasićenju, tako da je V c1 = V b2 = V bes3 + V bes2 = 1, 5V (1.7) S obzirom da ulazni tranzistor T 1 ima dva emitora, emitorska struja tranzistora T 4 je samo polovina struje β r I b1 (slika 1.2) tako da bazna struja ima vrednost I b4 = I e4 1 + β = I b1β r = 1µA za β = 35 (1.8) 2(1 + β) Na slici 1.3 je prikazana ulazna karakteristika tranzistora odakle vidimo da za male struje, I b4 = 1µA I e4 = (1 + β)i b4 35µA, (1.9) napon izmed - u baze i emitora iznosi približno V γ, (isto važi i za diodu) tako da izraz 1.4 postaje

3 6 IMPULSNA ELEKTRONIKA uz zanemarivanje pada napona na otporniku R 2. Rastom ulaznog napona povećava se i napon na bazi T 2 koji zbog toga provede kada ulazni napon dostigne vrednost V 1 = V γ2 + V γbc1 V bes1 = 0, 55V (1.10) što na prenosnoj karakteristici predstavlja apcisu prelomne tačke A. Tranzistor T 1 je u zasićenju pa se može pisati i alternativni izraz V 1 = V γ2 V ces1 = 0, 55V. (1.11) Kolektorska struja ovog tranzistora više nije I c0 već menja smer i predstavlja baznu struju tranzistora T 2. Za V ul > V 1 tranzistor T 2 vodi a izlazni tranzistor T 3 je još uvek zakočen pa se na delu A B prenosne karakteristike za izlazni napon može pisati V iz = V cc R 2 I c2 2V γ V cc R 2 I e2 2V γ = V cc 2V γ R 2 V ul + V bes1 V bc1 V be2 R 3 (1.12) tako da izlazni napon linearno opada, sa nagibom R 2 /R 3, sa rastom ulaznog napona. Prelomna tačka B na prenosnoj karakteristici javlja se kada tranzistor T 3 počne da vodi. U trenutku kada se uključuje tranzistor T 3 napon na njegovoj bazi iznosi V γ pa je tada I e2 = V γ /R 3 = 650µA (1.13) a izlazni napon ima vrednost V 4 = V cc 2V γ R 2 I e2 = 5 1, 3 1, 6 0, 65 = 2, 66V. (1.14) je U trenutku uključivanja tranzistora T 3, tranzistor T 2 radi u aktivnom režimu jer V ce2 = V cc R 2 I c2 V γ3 = 3, 31V > V ces. (1.15) Ulazni napon koji odgovara prelomnoj tački B sa prenosne karakteristike iznosi V 2 = V (0) max = V γ3 + V be2 V ces1 = 1, 25V (1.16) Posle uključivanja tranzistora T 3 svi tranzistori u logičkom kolu su provodni jer T 4 još uvek vodi. U tački C izlazni tranzistor T 3 odlazi u zasićenje. Zbog većih struja sada je i T 2 u zasićenju a ulazni napon tada ima vrednost V 3 = V (1) min = V bes3 + V bes2 V ces1 = 1, 4V (1.17) Dalji rast ulaznog napona ne menja izlazni napon ali menja radni režim tranzistora T 1. Na njegovom kolektoru napon je konstantan V c1 = V bes3 + V bes2 = 1, 5V (1.18)

4 LOGIČKA KOLA 7 tako da za 1, 5V < V ul < 2, 2V tranzistor radi u inverznom režimu zasićenja jer je napon na emitoru veći od napona na kolektoru i oba p-n spoja su direktno polarisana. Rastom ulaznog napona iznad 1,5V ulazna struja menja smer i teče u ulazni priključak. Za V ul > 2, 2V tranzistor T 1 radi u inverznom aktivnom režimu. Margine šuma za logičku nulu i logičku jedinicu iznose NM(0) = V (0) max V (0) = 1, 15V NM(1) = V (1) V (1) min = 2, 3V (1.19) Prenosna karakteristika kola data je na slici 1.4. b) Maksimalan broj izlaznih priključaka se odred - uje iz uslova zasićenja izlaznog tranzistora I b3min I c3max β min (1.20) Slika 1.4: gde je I c3 = NI ul = N V cc V bes1 V (0) R 1 I e2 = I b2 + I c2 = V cc V bc1 2V bes R 1 I b3 = I e2 V bes3 R 3 = 1, N + V cc V ces2 V bes3 R 2 = 4, 85mA 0, 75mA = 4, 1mA = 4, 85mA (1.21) tako da se smenom u 1.20 dobija Slika 1.5: Slika 1.6: N < 78, 8 tj. N max = 78. (1.22)

5 8 IMPULSNA ELEKTRONIKA c) Ekvivalentno kolo punjenja kondenzatora na izlazu NI kola prikazano je na slici 1.5. Vremenska konstanta punjenja iznosi τ r = C R 2 = 4, 44ns (1.23) 1 + β Kako se kondenzator puni na napon V (1) sa početne vrednosti V (0) za vreme uspostavljanja prednje ivice (vreme neophodno da napon od 10% dostigne 90% konačne amplitude) se dobija T L H = τ r ln V (1) U iz(t 10% ) V (1) U iz (t 90% ) V (1) (V (0) + 0, 1[V (1) V (0)]) = τ r ln V (1) (V (0) + 0, 9[V (1) V (0)]) = τ r ln 9 2, 2τ r = 9, 76ns (1.24) Logička nula se na izlazu kola uspostavlja zbog uključivanja tranzistora T 3. Početni napon na kondenzatoru je visok V k = V ce3 = V (1) > V ces (1.25) tako da pri pražnjenju kondenzatora tranzistor T 3 radi u aktivnom režimu sa kolektorskom strujom Iz izraza I c3 = βi b3 = 143, 5mA. (1.26) V iz (t) = V (1) 0, 1(V (1) V (0)) I c3 C t (1.27) se za vreme uspostavljanja logičke nule na izlazu kola dobija [0, 9V (1) + 0, 1V (0) [V (0) + 0, 1(V (1) V (0))]]C T H L = = 0, 8(V (1) V (0))C I c3 I c3 = 2, 01ns (1.28) 1.2 Ako se logičko kolo sa slike 1.7 nalazi u lancu istih takvih kola odrediti a) probojni napon zener diode tako da margine šuma logičke nule i jedinice na ulazu budu identične b) maksimalan broj izlaznih priključaka i c) vreme uspostavljanja izlaznog napona kada se kolo pobud - uje impulsima amplitude V (1) V (0). Poznato je: V cc = 15V, R 1 = 15K, R 2 = 3, 3K, R 3 = 15K, R 4 = 4, 7K, R = 10K, C = 100pF, U b es = 0, 8V, V be = V d = 0, 7V, V γ = 0, 65V, V ces = 0, 2V i β = 30. Rešenje: a) Kada su oba ulaza kola na visokom naponskom nivou

6 LOGIČKA KOLA 9 Slika 1.7: U A = U B = V (1) (1.29) diode D 1 i D 2 ne vode. Tranzistor T 2 tada radi u zasićenju tako da je izlaz na nivou logičke nule V (0) = V ces2 + V d = 0, 9V. (1.30) Ako je na nekom od ulaza prisutan nizak naponski nivo, vodiće odgovarajuća ulazna dioda. Zbog niskog napona na bazi ne vodi tranzistor T 1, samim tim ni tranzistor T 2. Napon logičke jedinice V (1) = [V cc V be3 ] R R + R3 1+β = 13, 64V (1.31) na izlazu kola definiše provodni tranzistor T 3 koji radi u aktivnom režimu V ce3 = V cc V (1) = 1, 36V > V ces (1.32) Bazna struja tranzistora T 1, kada on vodi, pravi pad napona na otporniku R 1 tako da je kolektorski spoj inverzno polarisan, odnosno tranzistor je u aktivnom režimu rada, pa se za marginu šuma logičke jedinice na ulazu dobija NM(1) = V (1) V (1) min = V (1) (V bes2 + V Z + V be1 V γd ) = 12, 79 V Z (1.33) Margina šuma za logičku nulu na ulazu iznosi NM(0) = V (0) max V (0) = (V γ2 + V Z + V be1 V d ) V (0) = V Z 0, 25V (1.34) Izjednačavanjem margina se dobija NM(0) = NM(1) 12, 79 V Z = V Z 0, 25 V Z = 6, 52V (1.35)

7 10 IMPULSNA ELEKTRONIKA Slika 1.8: b) Maksimalan broj izlaznih priključaka se odred - uje iz uslova da tranzistor T 2 radi u zasićenju. Prema slici 1.8 je I e1 = (1 + β)i b1 = V cc V be1 V Z V bes2 R 1 + (1 + β)r 2 (1 + β) = 1, 83mA (1.36) I b2 = I e1 V bes2 R 4 = 1, 66mA (1.37) gde je I c2 = NI ul + V cc V ces2 R 3 V ces2 + V d R (1.38) Iz uslova zasićenja tranzistora se dobija N βi b2 I ul I ul = V cc 2V d V ces R 1 + R 2 = 0, 73mA (1.39) + V ces + V d RI ul βi b2 I c2 (1.40) V cc V ces R 3 I ul = 66, 99 N max = 66 (1.41) c) Pri uspostavljanju logičke jedinice na izlazu kola kondenzator se puni emitorskom strujom provodnog tranzistora T 3 sa vremenskom konstantom τ 1 = CR ek = C R R β R + R β = 46, 15ns (1.42)

8 LOGIČKA KOLA 11 Slika 1.9: Slika 1.10: Pošto se kondenzator puni na napon logičke jedinice V (1) sa početne vrednosti V (0) za vreme uspostavljanja (vreme neophodno da napon od 10% dostigne 90% konačne amplitude) se dobija T L H = T 0,9 T 0,1 = τ 1 ln V (1) U iz(t 10% ) V (1) U iz (t 90% ) V (1) V (0) 0, 1[V (1) V (0)] = τ 1 ln V (1) V (0) 0, 9[V (1) V (0)] = τ 1 ln 9 2, 2τ 1 = 46, 86ns (1.43) Kondenzator se prazni sa vrednosti V (1) na vrednost V (0) preko diode D 3 i tranzistora T 2 koji tada radi u aktivnom režimu. Ekvivalentno kolo pražnjenja je dato na slici 1.9, gde je Sa slike 1.9 vidimo da je V ek = pa se za vreme opadanja dobija R R + R 3 (V cc + V d ) = 6, 28V (1.44) R ek = RR 3 R + R 3 = 6K (1.45) I b2 = I e1 V be2 = 1, 83 0, 7 = 1, 68mA (1.46) R 4 4, 7 I c2 = βi b2 = 50, 4mA (1.47) U iz ( ) = V ek R ek I c2 = 296, 12V (1.48) T H L = CR ek ln U iz( ) U iz (90%) = 20, 16ns (1.49) U iz ( ) U iz (10%)

9 12 IMPULSNA ELEKTRONIKA S obzirom na veliku apsolutnu vrednost napona U iz ( ) pražnjenje je gotovo linearno pa se vreme opadanja može približno odrediti iz izraza T H L U izc I c2 = 0, 8[V (1) V (0)]C I c2 = 20, 22ns (1.50) 1.3 Na slici 1.11 prikazana je šema astabilnog multivibratora u kome su upotrebljena TTL NI kola sa slike Sračunati i nacrtati talasne oblike napona u tačkama A, B i C. Parametri kola su: V cc = 5V, V γ = 0, 5V, V be = V d = 0, 6V, V bes = 0, 7V, V ces = 0, 2V, R 1 = 4K, R 2 = 1, 4K, R 3 = 1K, R 4 = 100Ω, R 5 = 300Ω, R c = 80Ω i C = 20nF. Slika 1.11: Slika 1.12: Rešenje: Pretpostavimo da se na početku analize kolo nalazi u kvazistabilnom stanju u kome je logička nula prisutna u tački B, a napon logičke jedinice u tački C. Kolo punjenja kondenzatora je prikazano na slici Kondenzator se puni preko izlaza logičkog NI kola (tačka C), otpornika R 5 i R 4 i izlaza logičkog kola iz tačke B, tako da napon na ulazu NI kola u tački A raste. Do promene u kolu dolazi kada pri rastu napon tačke A dostigne vrednost Slika 1.13: U A (0 ) = V (0) max = V γ3 + V be2 V ces1 = 0, 9V. (1.51) Ekvivalentna otpornost preko koje se kondenzator puni i ekvivalentni naponski generator imaju vrednosti

10 LOGIČKA KOLA 13 R ek1 = R 1 ( R 5 + R ) 2 = 317, 74Ω 1 + β R 5 + R β V ek1 = R 1 + R 5 + R (V cc V d ) β + R 1 R 1 + R 5 + R β (V cc V be V d ) = 3, 85V (1.52) Ekvivalentno kolo je dato na slici 1.14, odakle se može da odredi struja kroz kondenzator neposredno pre nego što nastupi promena u kolu I = V ek1 V (0) max R ek1 + R 4 = 7, 06mA (1.53) Slika 1.14: a pomoću nje i napon tačke X, tako da je početni napon na kondenzatoru U X (0 ) = U A R 4 I = 0, 19V (1.54) a napon na izlazu NI kola U k (0 ) = U B U X 0V (1.55) U C = U A + R 5 V cc V d V be U A R 5 + R 2 1+β = 3, 42V. (1.56) Na početku drugog kvazistabilnog stanja napon tačke C ima vrednost U C (0 + ) = V (0) = 0, 2V, (1.57) konačna ekvivalentna otpornost preko koje se kondenzator puni ograničava struju i time sprečava nagle promene napona na kondenzatoru Slika 1.15: a sa slike 1.15 posle odred - ivanja vrednosti struje u kolu U k (0 + ) = U k (0 ) = 0V (1.58) I 1 (t) = I 1 (0)e t/τ 1 = V cc V be V d V k V ces R 4 + R 5 + R e t/τ 1 = 8, 09mA e t/τ 1 (1.59) 2 1+β

11 14 IMPULSNA ELEKTRONIKA lako se odred - uju naponi u svim tačkama kola U B (0 + ) = V cc V be V d R β I 1(0) = 3, 43V U D (0 + ) = U B U k = 3, 43V U A (0 + ) = U C + R 5 I 1 (0) = 2, 63V > V (1) min. U ovom kvazistabilnom stanju napon tačke A opada (1.60) sve dok ne dostigne minimalnu vrednost U A (t) = V ces + R 5 I 1 (0)e t/τ 1 (1.61) U A (T 1 ) = V (1) min = 2V bes + V bc V γ = 1, 5V, (1.62) što za trajanje kvazistabilnog stanja daje ( T 1 = C R 4 + R 5 + R ) 2 R 5 I 1 (0) ln = 5, 57µs (1.63) 1 + β V (1) min V ces Na kraju ovog kvazistabilnog stanja struja kroz kondenzator ima vrednost I 1 (t = T 1 ) = I 1 (0)e T1/τ1 = 4, 33mA (1.64) na osnovu koje izračunavamo U X (T 1 ) = U A + R 4 I 1 (T 1 ) = 1, 93V U B (T1 ) = V cc V d V be R β I 1(T1 ) = 3, 6V, (1.65) što za napon na kondenzatoru daje U k (T 1 ) = U B U X = 1, 67V. (1.66) Slika 1.16: Kolo se sada vraća u kvazistabilno stanje sa niskim naponom u tački B, U B (T + 1 ) = V (0) = 0, 2V. (1.67) Kolo pražnjenja kondenzatora je dato na slici Kako je U k (T + 1 ) = U k(t 1 ) = 1, 67V, (1.68) napon u tački X iznosi U X (T + 1 ) = U B U k = 1, 47V. (1.69)

12 LOGIČKA KOLA 15 Početna vrednost struje kroz kondenzator ima vrednost tako da je I(T + 1 ) = V ek1 U X (T + 1 ) R 4 + R ek1 = 12, 74mA, (1.70) U A (T 1 + ) = V ek1 R ek1 I(T 1 + ) = 0, 2V U C (T + 1 ) = U A + R 5 V cc V be V d U A R 5 + R2 1+β = 3, 28V (1.71) Kako smo već odredili na početku analize kola, struja opada dok ne dostigne vrednost kada napon tačke A dostiže vrednost V (0) max. Kako je I(T2 ) = 7, 06mA, (1.72) I(t) = 12, 74e t/τ 1 [ma], τ 1 = C(R 4 + R ek1 ) = 8, 36µs (1.73) za trajanje drugog kvazistabilnog stanja se dobija T 2 = τ 1 ln 12, 74 7, 06 = 4, 93µs (1.74) Talasni oblici napona u tačkama A, B i C prikazani su na slici Monostabilni multivibrator sa slike 1.17 realizovan je TTL NILI kolima sa slike Odrediti trajanje kvazistabilnog stanja i nacrtati talasne oblike napona u tačkama A, B i C naznačivši sve njihove karakteristične vrednosti. V cc = 5V, V ces = 0, 1V, V d = V be = 0, 6V, V bes = 0, 7V, V γ = 0, 5V, R 1 = 1K, R 2 = 1, 5K i C = 10nF. Slika 1.17: Slika 1.18:

13 16 IMPULSNA ELEKTRONIKA Rešenje: U stabilnom stanju struja kroz kondenzator ne teče, tako da je napon tačke B odred - en otpornim razdelnikom U B (0 ) = R 2 R 1 + R 2 V cc = 3V. (1.75) Tranzistor T 1 na ulazu NILI kola radi u inverznom aktivnom režimu sa malom ulaznom strujom, koja je zanemarena pri odred - ivanju napona tačke B. Izlazni tranzistor T 3 NILI kola je u zasićenju i u tački C drži logičku nulu U C (0 ) = V (0) = V ces = 0, 1V. (1.76) Slika 1.19: I na drugom ulazu NILI kola u stabilnom stanju je prisutan nizak napon U ul (0 ) = 0V, (1.77) tako da vode oba ulazna tranzistora T 1, zbog čega je tranzistor T 3 zakočen a u tački A napon je visok U A (0 ) = V (1) = V cc 2V γ = 4V, (1.78) pa je početni napon na kondenzatoru Pozitivni okidni impuls na ulazu kola, postavlja logičku nulu na izlaz NILI kola, U k (0 ) = U A U B = 1V. (1.79) U ul (0 + ) = 5V, (1.80) U A (0 + ) = V (0) = 0, 1V. (1.81) Ovaj pad napona se kroz kondenzator prenosi do tačke B gde sada napon ima vrednost U B (0 + ) = U A V k = 0, 9V. (1.82) Kolo pražnjenja kondenzatora prikazano je na slici Zbog niskog napona u tački B, vode oba ulazna tranzistora T 1. Njihovi bazni otpornici od 4K su praktično vezani paralelno. Ekvivalentna grana sa otpornikom 2K je data na slici 1.19, gde dioda sa slike predstavlja spoj baza-emitor tranzistora T 1. Korišćenjem Tevenenove teoreme za kolo sa slike 1.19 dobija se ekvivalentno kola sa parametrima V ek = R 1 R 2 R 1 R 2 + 2K (V cc V be ) + 2K R 2 2K R 2 +R 1 V cc = 3, 32V R ek = 2K R 1 R 2 = 0, 46K Napon tačke B raste (1.83)

14 LOGIČKA KOLA 17 U B (t) = V ek [V ek U B (0 + )]e t/τ (1.84) ka asimptotskoj vrednosti V ek, sve dok ne dostigne vrednost V (0) max = V γ3 + V be2 V ces1 = 1V, (1.85) kada se završava kvazistabilno stanje. Iz izraza 1.84 se odred - uje trajanje kvazistabilnog stanja T 1 = τ ln V ek U B (0 + ) V ek V (0) max = 2, 75µs (1.86) Slika 1.20: Slika 1.21: Na kraju kvazistabilnog stanja napon na kondenzatoru ima vrednost U k (T 1 ) = U k(t + 1 ) = U A U B = 0, 9V. (1.87) Na ovaj način je generisan pozitivni impuls (U C = V (1) = 4V ) u tački C, u trajanju od 2,75 µs. U trenutku t = T 1 + kolo se vraća u stabilno stanje. U tački A napon je sada visok jer provodi tranzistor T 4 na izlazu NILI kola preko koga će se kondenzator napuniti na početnu vrednost. Ekvivalentno kolo punjenja kondenzatora je dato na slici 1.20, gde je V ek2 = U B (0 ) = 3V R ek2 = R 1 R 2 = 600Ω (1.88)

15 18 IMPULSNA ELEKTRONIKA Početna struja punjenja ima vrednost I = V cc V d V be U k (T 1 ) V ek2 R ek2 + 1,6K 1+β tako da se za početnu vrednost napona tačke A dobija odnosno U A (T + 1 ) = V cc V be V d = 3, 64mA (1.89) 1, 6K I = 3, 68V, (1.90) 1 + β U B (T + 1 ) = U A U k = 4, 58V. (1.91) Po završetku punjenja kondenzatora, za šta je neophodno vreme (vremena oporavka) T o = 5τ 2 = 5C[R ek2 + 1, 6K ], (1.92) 1 + β naponi u svim tačkama kola dostižu vrednosti karakteristične za stabilno stanje (stanje pre okidanja kola). 1.5 Za logičko kolo prikazano na slici 1.22 odrediti a) vrednosti margina šuma ulaza i b) nominalnu i minimalnu vrednost faktora grananja izlaza. c) Odrediti nominalne vrednosti vremena uspostavljanja logičkih nivoa na izlazu ako je on kapacitivno opterećen sa 300pF. Pri tome zanemariti vremenske parametre samih tranzistora. Smatrati da vrednosti svih otpornika u kolu mogu da odstupaju od nominalnih vrednosti za ±10%. Poznato je: V cc = 5V, V dš = 0, 4V, V γ = 0, 6V, V be = 0, 7V, V bes = 0, 8V, V ces = 0, 2V, R 1 = 2, 7K, R 2 = 900Ω, R 3 = 500Ω, R 4 = 300Ω, R 5 = 3, 5K i β = 30. Rešenje: a) Na slici je dato NI kolo sa dva ulaza 74AS serije. U odnosu na 74S seriju, višeemitorski ulazni tranzistor je zamenjen Šotki diodama, kao i kod 74LS serije. Dioda D 5 je dodata radi ubrzanja prelaza sa logičke jedinice na logičku nulu na izlazu. Kondenzator sa izlaza kola se na taj način prazni i kroz diodu D 5, koja povećava kolektorsku struju tranzistora T 1, a time i baznu struju T 3, tako da je pražnjenje ubrzano i zbog rasta kolektorske struje tranzistora T 3. Manje vrednosti za otpornike u odnosu na standardno TTL kolo kao rezultat daju brži rad kola ali i povećanu potrošnju. Naravno brzina je povećana i zbog toga što Šotki tranzistori ne odlaze u zasićenje. Dioda u izlaznom stepenu standardnog TTL kola zamenjena je tranzistorom T 4, čime je dodatno smanjena izlazna otpornost kola kada je na izlazu logička jedinica (tako je smanjeno i vreme punjenja parazitnih kapacitivnosti odnosno vreme uspostavljanja logičke jedinice na izlazu kola). Minimalna vrednost napona kolektoremitor tranzistora T 4 je

16 LOGIČKA KOLA 19 Slika 1.22: tako da je U ce4min = V be V dš = 0, 3V, (1.93) U ce5min = V be5 + U ce4min = 1V > V ces, (1.94) odnosno T 5 ne mora biti Šotki tipa jer nema uslova za rad u zasićenju. Tranzistor T 2 u bazi izlaznog tranzistora T 3 ukida prelomnu tačku A na prenosnoj karakteristici TTL kola sa slike 1.4, jer on sprečava da tranzistor T 1 provede pre tranzistora T 3, jer emitorska struja T 1 nema gde da teče usled neprovodnog tranzistora T 2. Tranzistori T 1 i T 3 se zato uključuju istovremeno pri ulaznom naponu Kako logička nula ima vrednost za marginu šuma logičke nule se dobija U ul = V (0) max = V γ3 + V γ1 V dš = 0, 8V (1.95) V (0) = V be3 V dš = 0, 3V (1.96) NM(0) = V (0) max V (0) = 0.5V (1.97) Otpornik R 4 je neophodan da bi napon na bazi tranzistora T 3 bio dovaljan da on provede. Zajedno sa otpornikom R 4, otpornik R 3 obezbed - uje da bazna struja tranzistora T 3 bude znatno veća od bazne struje tranzistora T 2. Tranzistor T 2 ima još jednu ulogu. Naime, kada se izlazni tranzistor T 3 koči, višak manjinskih nosioca iz baze se eliminiše odvod - enjem preko tranzistora T 2. Logička jedinica ima vrednost V cc V be4 V (1) = V cc R 2 V be4 V γ5 = 3, 6V (1.98) R 2 + (1 + β)r 5

17 20 IMPULSNA ELEKTRONIKA Do promene izlaza zbog opadanja ulaznog napona dolazi za U ul = V (1) min = 2V be V dš = 1V (1.99) tako da margina šuma za logičku jedinicu ima vrednost NM(1) = V (1) V (1) min = 2, 6V. (1.100) Prenosna karakteristika kola je data na slici b) Bazna struja tranzistora T 1 ima vrednost I b1 = V cc 2V be R 1 = 1, 33mA (1.101) što za napon na kolektoru ovog tranzistora daje U c1 = V cc R 2 βi b1 = 30, 91V (1.102) što nije realno moguće, tako da zaključujemo da je Šotki dioda ovog tranzistora uključena a napon na kolektoru ograničen na vrednost U c1 = 2V be V dš = 1V, (1.103) pa struja kolektora ima vrednost I c1 = V cc V c1 R 2 = 4, 44mA (1.104) Slika 1.23: Veći deo emitorske struje tranzistora T 1 odlazi u bazu izlaznog tranzistora, tako da je I b3 I b1 + I c1 = 5, 77mA. (1.105) Struja koja u kolektor tranzistora T 3 stiže iz jednog kola u narednom stepenu ima vrednost I ul = V cc V dš V (0) R 1 = 1, 59mA (1.106) Da bi nivo logičke nule na izlazu bio stabilan potrebno je da vodi Šotki dioda izlaznog tranzistora T 3 odnosno da je ispunjen uslov I b3min I c3max β min, I c3 = NI ul (1.107) odakle se za nominalnu vrednost maksimalanog broja izlaznih priključaka dobija

18 LOGIČKA KOLA 21 N 108. (1.108) Ako se uzme u obzir tolerancija sa kojom su izrad - eni otpornici, minimalna bazna struja prvog tranzistora postaje I b1min = 5, 65mA, (1.109) maksimalna ulazna struja narednog stepena je I ulmax = 1, 77mA, (1.110) pa se iz izraza sada dobija Slika 1.24: N 95. (1.111) c) Ekvivalentna otpornost preko koje se puni kondenzator pri uspostavljanju logičke jedinice na izlazu kola može se odrediti sa slike S obzirom da je [ I 0 = I b5 + βi b5 = (1 + β) U 0 [ 1 + β + 1 ] ] R 2 R 5 za ekvivalentnu izlaznu otpornost se dobija (1.112) R ek = U 0 R 2 R 5 = = 0, 93Ω (1.113) I 0 (1 + β)[r 2 + (1 + β)r 5 ] a vreme uspostavljanja prednje ivice izlaznog impulsa iznosi T L H = T 0,9 T 0.1 = τ r ln V (1) U iz(t 10% ) V (1) U iz (t 90% ) V (1) V (0) 0, 1[V (1) V (0)] = τ r ln V (1) V (0) 0, 9[V (1) V (0)] = τ r ln 9 2, 2CR ek = 0, 61ns (1.114) Pri uspostavljanju logičke nule na izlazu kola visok napon na kondenzatoru održava u aktivnom režimu tranzistore T 1 i T 3, čije kolektorske struje imaju vrednosti I c1 = βi b1 = 40mA I c3 = βi b3 = β(1 + β)i b1 = 1236, 9mA. (1.115) Kondenzator se prazni ka asimptotskoj vrednosti V ek = V cc R 2 (I c1 + I c3 ) = 1144, 21V (1.116) sve dok vodi Šotki dioda D 5. Ova dioda će se ugasiti kada, zbog opadanja izlaznog napona, provede Šotki dioda tranzistora T 1, posle čega je napon na kolektoru T 1 (katodi D 5 ) konstantan i iznosi U c1 = 2V be V dš = 1V (1.117)

19 22 IMPULSNA ELEKTRONIKA a nastavlja se smanjivanje napona na njenoj anodi ispod vrednosti Ukupno vreme vod - enja diode D 5 iznosi U c1 + V dš = 1, 4V. (1.118) T H L = CR 2 ln V ek U(90%) V ek 1, 4 = CR 2 ln V ek 3, 27 V ek 1, 4 = 0, 44ns (1.119) Za t > T H L dioda D 5 ne vodi a kondenzator nastavlja pražnjenje kroz kolektor tranzistora T 3, čija kolektorska struja sada ima vrednost I c3 = β(i b1 + I c1 ) = 173, 1mA. (1.120) Neophodno vreme da se napon spusti na vrednost 0, 63V (U(10%)), iznosi [ ] T H L = 1, 4 U(10%) C I c3 = 1, 33ns (1.121) tako da se za vreme uspostavljanja logičke nule dobija T H L = T H L + T H L = 1, 77ns. (1.122) 1.6 Za kolo sa slike 1.25 izračunati i nacrtati karakteristiku prenosa za promenu ulaznog napona od -10V do +10V i obrnuto, ako je a) priključak T vezan na napon napajanja V cc b) priključak T otvoren V be = V d =0,7V, V γ =0,6V, V bes =0,8V, V ces =0,2V, V dš =0,2V i β=50. Rešenje: Slika 1.25:

20 LOGIČKA KOLA 23 a) Ako je napon na ulazu A dovoljno nizak, tranzistor T 1 ne vodi jer je V be1 < V γ a tranzistor T 2 je provodan. Kako je R b2 βr c2 tj. R 4 βr 6, (1.123) uključena je Šotki dioda tranzistora T 2, tako da je napon na njegovom kolektoru U c2 = U b3 = V be2 V dš = 0.5V < 2V γ, (1.124) zbog čega su tranzistori T 3, T 5 i T 6 zakočeni. Izlazni napon je visok i iznosi U Y = V (1) = V cc V γbe4 V γd2 = 3, 8V. (1.125) Ako je na ulazu A prisutan dovoljno visok napon, vodi tranzistor T 1 i njegova Šotki dioda, U b2 = V be1 V dš = 0, 5V < V γ, (1.126) zbog čega je tranzistor T 2 zakočen. Napon na kolektoru T 2 je visok, tako da vodi tranzistor T 7 i radi u zasićenju jer je R b7 βr c7 tj. R 5 + R 6 βr 1. (1.127) Kako je R 5 >> R 6 pad napona na otporniku R 6 je mali, pa vode dioda D 1 i tranzistori T 3, T 5 i T 6. Izlazni napon je nizak i iznosi U Y = V (0) = V be5 V d š = 0, 5V. (1.128) Tranzistor T 7 se nalazi u kolu povratne sprege, koja ne obrće fazu, zbog čega do promene izlaznog napona dolazi regenerativnim procesom a prenosna karakteristika ima histerezis. Uslov za ovo je obezbed - en ako je kružno pojačanje veće od jedan, kada su tranzistori T 1 i T 2 u aktivnom režimu a emitorski spoj tranzistora T 7 provodan. Neka napon na ulazu A, krenuvši od -10V, raste. Za U A = V T H tranzistor T 1 ulazi u pojačavački režim. Kako napon na ulazu A raste, sve veći deo struje kroz otpornik R 4 odlazi u kolektor tranzistora T 1 a bazna struja T 2 opada. Kada struja kroz Šotki diodu tranzistora T 2 postane nula (kad se dioda ugasi), tranzistor T 2 ulazi u pojačavački režim i tada počinje da raste napon na njegovom kolektoru. Regenerativni proces počinje kada provede emitorski spoj tranzistora T 7, kada je U ce2 = V be1 + V γbe7 + U R5 V d1 = 0, 6V (1.129) Kako je iz I R4 = I c1 + I b2 a I R4 = (V cc V be2 )/R 4 = 860µA (1.130) I b1 = I c1 β < I R 4 β = 17, 2µA i I R 3 = V be1 R 3 = 259µA (1.131) zaključujemo da je I b1 I R3, V be7 = V γ, pa se emitorska struja T 7 može da zanemari, odakle se iz V T H R 3 R 2 + R 3 = V be1 (1.132)

21 24 IMPULSNA ELEKTRONIKA za gornji prag okidanja dobija V T H = 1, 79V. (1.133) Kada napon na ulazu A, krenuvši od +10V, opada, (tranzistor T 7 radi u zasićenju) u jednom trenutku dolazi do kočenja Šotki diode na ulazu tranzistora T 1, kada on ulazi u pojačavački režim. Daljim opadanjem napona na ulazu A, raste napon na kolektoru T 1, zbog čega se stiču uslovi da tranzistor T 2 iz zakočenja ulazi u aktivni režim, a kako je petlja povratne sprege uključena, zbog provodnog emitorskog spoja tranzistora T 7, nastupa regenerativni proces. Kako je I b1 I R3 iz izraza V T L V be1 R 2 + V be5 + V be3 + V d1 (V be1 + V bes7 ) R 5 + V cc (V be1 + V ces7 ) R 1 = V be1 R 3 se za I b1 0 dobija + I b1 (1.134) V T L = 1, 59V. (1.135) Slika 1.26: b) Kada je priključak T otvoren, tada je I c7 = 0, pa u izrazu ne postoji treći sabirak, a u drugom sabirku treba smeniti V be7 = V d, odakle se za donji prag okidanja dobija V T L = 1.5V. (1.136) Izraz i sada važi,tako da gornji prag i sada iznosi V T H = 1, 79V. Prenosne karakteristike su date na slici a) Za logičko kolo sa slike 1.27 odrediti margine šuma na ulazu kola za logičku nulu i jedinicu. b) Izračunati i nacrtati vremenski oblik napona na izlazu kola U Y (t), kada se menja sa visokog na niski logički nivo. Poznato je: β = 30, V d = 0, 3V, V bes = 0, 8V, V ces = 0, 2V, naponi direktno polarisanih p-n spojeva su 0,7V a prag provod - enja direktno polarisanih p-n spojeva iznosi V γ = 0, 6V.

22 LOGIČKA KOLA 25 Slika 1.27: Rešenje: a) Margine šuma na ulazu kola za logičku nulu i jedinicu iznose NM(0) = V (0) max V (0) = V IL V OL NM(1) = V (1) V (1) min = V OH V IH (1.137) Logičku nulu na izlazu definiše provodni tranzistor T 8, kome zbog velike bazne struje vodi i Šotki dioda tako da je V (0) = V be8 V d = 0, 7V 0, 3V = 0, 4V (1.138) Kada je na izlazu visok napon, uključeni su tranzistori T 9 i T 10 V (1) = V cc R 2 i b9 V be9 R 4 i R4 = V cc 0 V γbe9 0 = 4, 4V (1.139) Pri rastu niskog ulaznog napona izlaz se menja kada provede tranzistor T 8. Tranzistor T 7 sprečava da tranzistor T 6 provede pre tranzistora T 8, pa je V (0) max = V γbe8 + V γbe6 + V γbe5 V eb4 = 3V γ V be = 1, 1V (1.140) Kada je na ulazu visok napon, ne vodi tranzistor T 7 a provodni su T 5, T 6 i T 8. Izlazni napon se menja kada usled smanjivanja ulaznog napona provede ulazni tranzistor T 3 (odnosno (T 4 )). V (1) min = V be8 + V be6 + V be5 V γeb3,4 = 3V be V γ = 2, 1V 0, 6V = 1, 5V (1.141) Margine šuma iznose

23 26 IMPULSNA ELEKTRONIKA NM(0) = 1, 1V 0, 4V = 0, 7V NM(1) = 4, 4V 1, 5V = 2, 9V (1.142) b) Pri prelazu sa visokog na niski logički nivo, zbog prisustva kondenzatora na izlazu kola, napon ne može trenutno da se promeni. Bazna struja tranzistora T 5 iznosi ako radi u aktivnom režimu. Kako je I b5 = V cc 3V be5,6,8 R 1 = 72, 5µA (1.143) U c5 (0) = U Y (0) R 4 I b5 β V d2 < 0V, (1.144) što je nemoguće, zaključujemo da vodi Šotki dioda ovog tranzistora a napon na njegovom kolektoru je konstantan i iznosi U c5 = 3V be V d = 1, 8V. (1.145) Slika 1.28: Slika 1.29: Ekvivalentno kolo je dato na slici 1.29, gde je R ek = U 0 I 0 = R 2 R 4 (1 + β) 2 R 2 + R 4 (1 + β) 2 = 4, 16Ω (1.146) Kako je V ek = U Y ( ) = V cc R 2 (I c5 + I c6 + I c8 ) + V d (1.147) I c5 + I c6 + I c8 = I c5 + I b6 (β + β(1 + β)) = I c5 + (I c5 + I b5 )(β(2 + β)) = (β(2 + β))72.5µa + (1 + (β(2 + β))) U Y ( ) 3V be V d + V d1 R 4 (1.148)

24 LOGIČKA KOLA 27 iz izraza se dobija U Y ( ) = 1, 81V. (1.149) Početni napon na kondenzatoru je U Y (0) = V OH = 4, 4V (1.150) i menja se po zakonu U Y (t) = U Y ( ) [U Y ( ) U Y (0)]e t/τ 1 gde je τ 1 = CR ek = 4, 16ns (1.151) Slika 1.30: Slika 1.31: U trenutku t = T 1 se gasi dioda D 2. Tada je Iz izraza se dobija U Y (T 1 ) = U k (T 1 ) = 3V be V d + V d2 = 2, 1V. (1.152) T 1 = τ 1 ln U Y ( ) U Y (0) = 9, 1ns (1.153) U Y ( ) U Y (T 1 ) Za T 1 < t < T 1 + T 2, kolo se može predstaviti šemom sa slike Kolektorska struja tranzistora T 5 više ne teče jer je dioda D 2 inverzno polarisana. Kolektorske struje tranzistora iznose I c6 = βi b6 = βi b5 = 2, 175mA I c8 = β(β + 1)I b5 = 67, 425mA, (1.154) odakle se dobija U Y ( ) = V cc R 2 (I c6 + I c8 ) + V d1 = 829, 5V. (1.155)

25 28 IMPULSNA ELEKTRONIKA Vremenska konstanta punjenja kondenzatora sada iznosi τ 2 = R 2 C = 12µs. Napon na kondenzatoru opada ka U Y ( ) dok ne dostigne vrednost kada se gasi dioda D 1, odakle se dobija U Y (T 1 + T 2 ) = 2V be6,8 V d + V d1 = 1, 4V, (1.156) T 2 = R 2 C ln U Y ( ) U Y (T 1 ) = 10, 1ns (1.157) U Y ( ) U Y (T 1 + T 2 ) Za t > T 1 + T 2, kondenzator se prazni kolektorskom strujom tranzistora T 8, kako je prikazano na slici Sada vodi Šotki dioda tranzistora T 6 pa je I b8 = I b6 + I R2 Napon na kondenzatoru opada linearno = 72, 5µA + V cc 2V be8,6 + V d R 2 = 397, 5µA (1.158) dok ne provede Šotki dioda tranzistora T 8, kada je U Y (t) = U Y (T 1 + T 2 ) βi b8 C t (1.159) U Y (T 1 + T 2 + T 3 ) = V be8 V d = 0, 7V 0, 3V = 0, 4V. (1.160) Iz izraza se dobija [ UY (T 1 + T 2 ) U Y (T 1 + T 2 + T 3 ) ] C T 3 = βi b8 = 83, 86ns (1.161) Slika 1.32: 1.8 Za ECL kolo sa slike 1.33 odrediti a) vrednost referentnog napona V r i otpornika R c1 za koju su margine šuma za logičku nulu i jedinicu jednake a logički nivoi na izlazu V iz1 kompatibilni nivoima na izlazu V iz2 i nacrtati prenosne karakteristike U iz1 = f(u ul ) i U iz2 = f(u ul ). Poznato je: V ee = 5, 2V, V γ = 0, 6V, V be = 0, 7V, V ces = 0, 1V, β = 100, R 1 = 50K, R 2 = 2K, R e = 780Ω i R c2 = 250Ω. b) Za naponski komparator sa slike 1.34, koji je realizovan kolom sa slike 1.33, izračunati i nacrtati histerezisni ciklus U iz = f(u ul ), ako je V bb = 3, 4V, R 3 = 10K, R 4 = 15K. Zanemarivati bazne struje tranzistora (β 1). c) Odrediti vreme uspostavljanja logičke jedinice na izlazu ako je izlaz kapacitivno optrerećen sa C = 100pF i ulazom narednog ECL kola. Rešenje:

26 LOGIČKA KOLA 29 Slika 1.33: Slika 1.34: a) Sporo kočenje zasićenih tranzistora osnovni je razlog za dugo vreme kašnjenja standardnih TTL kola. Kod realizacije invertora sa jednim tranzistorom u spoju sa zajedničkim emitorom, koji ne ulazi u zasićenje, postoji problem stabilnosti napona logičke nule, jer zbog neizbežnih varijacija napona V be, zbog promena temperature kao i šuma, menja se kolektorska struja a time i nivo logičke nule. Radi stabilizacije struje kolektora treba uvesti jaku negativnu povratnu spregu upotrebom velike otpornosti u kolu emitora, što zahteva velike varijacije ulaznog napona za prevod - enje tranzistora iz zakočenja u aktivnu oblast i obrnuto. Problem stabilnog rada u aktivnom režimu uz malu varijaciju pobudnog napona se rešava upotrebom diferencijalnog pojačavača koga čine tranzistori T 1 i T 2 na slici Ubacivanjem paralelno još jednog tranzistora T 1, realizuje se logička ILI funkcija. U kolu diferencijalnog pojačavača se u stvari struja koja teče kroz emitorski otpornik R e usmerava u jedan ili drugi tranzistor malim promenama ulaznog napona. Za U ul = V r struje kroz T 1 i T 2 su jednake (jednake polovini struje kroz R e ). Rastom ulaznog napona veći deo struje kroz R e odlazi u tranzistor T 1 a struja T 2 srazmerno opada. Iz modela tranzistora znamo da kolektorska struja eksponencijalno zavisi od napona V be. Tako promena napona V be od svega 60mV izaziva promenu struje 10 puta. Zato ulazni napon daje odnos U ul = V r + 120mV (1.162) I c1 = 100I c2 (1.163) a za je U ul = V r 120mV (1.164) I c2 = 100I c1. (1.165) Na izlazu U iz1 realizuje se NILI a na izlazu U iz2 ILI logička funkcija. Otpornici R 1 vezani na ulazne priključke predstavljaju opterećenje izlaznih tranzistora iz prethodnog stepena a istovremeno nekorišćene ulaze drže na logičkoj nuli. S obzirom na njihovu veliku otpornost da bi se ubrzao rad kola paralelno sa ovim otpornicima se ugrad - uju manji otpronici od 2K vezani na bateriju V ee (na slici R 2 ).

27 30 IMPULSNA ELEKTRONIKA Kada T 2 ne vodi, na ILI izlazu U iz2 je prisutna logička jedinica V (1) iz2 = 0 R c2 I b4 V be4 = 0, 7V. (1.166) U slučaju da tranzistor T 2 vodi izlazni napon je na logičkoj nuli V (0) iz2 = 0 R c2 (I c2 + I b4 ) V be4 = V be R c2 V r V be2 V ee R e (1.167) Pri rastu niskog ulaznog napona tranzistor T 1 počinje da vodi za U ul = V (0) max = V r V be2 + V γ1. (1.168) Pri opadanju visokog ulaznog napona tranzistor T 2 počinje da vodi za U ul = V (1) min = V r V γ2 + V be1. (1.169) Izjednačavanjem margina šuma za logičku nulu i jedinicu V (0) max V (0) = V (1) V (1) min V r V be + V γ [ V be R c2 R e (V r V be V ee )] = V be (V r V γ + V be ) (1.170) dobija se a iz izraza je V r = 1, 22V (1.171) V (0) iz2 = 1, 75V. (1.172) Na osnovu već opisanog principa rada diferencijalnog pojačavača mogu se koristiti alternativni izrazi V (0) max = V r 120mV i (1.173) V (1) min = V r + 120mV na osnovu čega se dobija V r = 1, 22V. (1.174) Kompatibilnost podrazumeva jednakost logičkih nivoa na izlazima kola tako da se iz izraza V (0) iz1 = V (0) iz2 V be R c1 V (1) V be1 V ee R e = 1, 75V (1.175) dobija R c1 = 215, 5Ω. b) Za ovo kolo naponi U iz1 i U iz2 su simetrični u odnosu na referentni napon V r tako da se izlazi mogu direktno vezivati na ulaze narednih ECL kola. Na drugom (ILI) izlazu, koji nema direktnu vezu sa ulazom, moguće su samo dve vrednosti izlaznog napona kao što je dato na karakteristici prenosa sa slike Karakteristika prvog izlaza je simetrična osim kada je NILI izlaz na logičkoj nuli.

28 LOGIČKA KOLA 31 Kada napon na ulazu postane veći od napona V r i nastavi da raste, zbog rasta kolektorske struje prvog tranzistora (povećanog pada na R c1 ) smanjuje se izlazni napon U iz1. Istovremeno opada i napon U ce1, tako da tranzistor T 1 može otići u zasićenje kada ulazni napon dostigne vrednost V 1 = 0 kada izlazni napon ima vrednost R c1 R c1 + R e (0 V ces1 V ee ) V ces + V be = 0, 5V (1.176) U iz1 (U ul = V 1 ) = 0 R c1 R c1 + R e (0 V ces1 V ee ) V be3 = 1, 8V (1.177) Posle ulaska tranzistora T 1 u zasićenje (U ul > V 1 ), napon na izlazu U iz1 počinje da raste U iz1 = U ul V bes1 + V ces1 V be3 = U ul U bc1 V be3 U ul 2V be (1.178) ali se u praksi T 1 ne može naći u ovom radnom režimu jer je U ul < 0, 7V, koliko iznosi logička jedinica. Za komparator sa slike 1.34 je U iz = U iz2 a referentni napon ECL kola se formira na razdelniku napona V r = R 4 R 3 U iz1 + V bb = 3 R 3 + R 4 R 3 + R 4 5 U iz V bb (1.179) Slika 1.35: Slika 1.36: Kada tranzistor T 1 vodi, T 2 ne vodi a na izlazu je U iz = V (1) = 0, 7V (1.180)

29 32 IMPULSNA ELEKTRONIKA a iz izraza je V r = 1, 78V. (1.181) Stanje će se promeniti kada ulazni napon dovoljno opadne da tranzistor T 1 prestane da vodi a provede T 2, kada je U ul = V (1) min = 1, 68V. (1.182) Kada je T 1 zakočen a T 2 vodi na izlazu je nizak naponski nivo pa je referentni napon ECL kola U iz = V (0) = 1, 75V, (1.183) V r = 2, 41V (1.184) (iz izraza 1.179). Za promenu u kolu je neophodno da ulazni napon raste kako bi proveo ulazni tranzistor T 1 što se dešava za U ul = V (0) max = 2, 51V. (1.185) Prenosna karakteristika komparatora je data na slici c) Tranzistori T 3 i T 4 rade u sprezi sa zajedničkim kolektorom i imaju malu izlaznu otpornost tako da je vremenska konstanta punjenja kondenzatora na izlazu mala i iznosi tako da je τ r = [ Rc2 1 + β R 2 R 1 ] C = 2, 47Ω 100pF = 0, 25ns (1.186) T L H = τ r ln V (1) (V (0) + 0, 1[V (1) V (0)]) V (1) (V (0) + 0, 9[V (1) V (0)]) = τ r ln 9 2, 2τ r = 0, 54ns (1.187) Dakle, pri promeni logičkog stanja na izlazu, parazitni kapacitet (koji iznosi oko 5pF po jednom ulazu) se brzo puni kroz malu izlaznu otpornost emitor folovera. Sa pražnjenjem ovog kondenzatora situacija je sasvim drugačija. Kondenzator sprečava nagle promene izlaznog napona, tako da pri uspostavljanju logičke nule na izlazu, tranzistor T 4 ne vodi, jer je napon na njegovoj bazi nizak zbog vod - enja T 2, a napon na emitoru visok zbog kondenzatora. Do uključivanja tranzistora T 4, kondenzator se prazni sporo kroz otpornik R 1 = 50K i to je glavni razlog za uvod - enje otpornika R 2 = 2K, praktično vezanog paralelno sa R 1, tako da je vremenska konstanta pražnjenja τ f = C[R 1 R 2 ] = 192, 3ns. Za vreme uspostavljanja zadnje ivice izlaznog signala se dobija T H L = τ f ln V ee U iz90% 5, 2 ( 0, 805) = τ f ln = 40, 8ns (1.188) V ee U iz10% 5, 2 ( 1, 645) a za C = 5pF ovo vreme bi iznosilo 2ns.

30 LOGIČKA KOLA Za ECL kolo sa slike 1.37 odrediti a) logičku funkciju, logičke nivoe i otpornik R c1 tako da nivoi na izlazu Y budu kompatibilni sa logičkim nivoima na izlazu Y. b) Za monostabilni multivibrator sa slike 1.38 odrediti trajanje kvazistabilnog stanja i nacrtati talasne oblike napona u tačkama A, B i C. Ulazni impuls ima trajanje T i = 1µs. V ee = 5, 2V, V d = V be = 0, 7V, V γ = 0, 5V, R = 5K, C = 1nF, R c2 = 250Ω, R 1 = 50K, R e = 780Ω, R 2 = 1K i R 3 = 5K. Zanemarivati baznu struju tranzistora (β 1). Slika 1.37: Slika 1.38: Rešenje: a) Ako je na makar jednom od ulaza kola prisutan napon logičke jedinice, (V A = V (1) i/ili V B = V (1)), tranzistor T 2 ne može da vodi tako da na izlazu Y nivo logičke jedinice ima vrednost V (1) Y = 0 R c2 I b5 V be5 = 0, 7V. (1.189) Tranzistor T 3 sa otpornim razdelnikom R 2, R 3 služi za generisanje referentnog napona na bazi tranzistora T 2 a diode obezbed - uju temperaturnu kompenzaciju ovog napona, koji iznosi V r = U b2 = R 2[V ee + 2V d ] R 2 + R 3 V be3 = 1, 33V (1.190) Ako je na oba ulaza kola prisutna logička nula, tranzistori T 1 ne vode tako da se uključi tranzistor T 2. U ECL kolu svi tranzistori vode u aktivnom režimu. Kolektorska struja drugog tranzistora I c2 = β 1 + β I e2 I e2 = V r V be2 V ee R e = 4, 06mA (1.191) pravi pad napona na otporniku R c2, pa je izlaz Y na logičkoj nuli koja iznosi V (0) Y = 0 R c2 [I b5 + I c2 ] V be5 = 1, 72V (1.192)

31 34 IMPULSNA ELEKTRONIKA Na izlazu Y nivo logičke jedinice iznosi takod - e Kolektorska struja tranzistora T 1 ima vrednost I c1 = V (1) Y = V be4 = 0, 7V. (1.193) β 1 + β I e1 I e1 = V (1) Y V be V ee R 1 = 4, 87mA (1.194) Da bi logička nula na izlazu Y imala istu vrednost kao logička nula na izlazu Y treba da je odakle se dobija V (0) Y = 1, 72V = V (0) Y = 0 R c1 I c1 V be4 (1.195) R c1 = 209, 4Ω. (1.196) b) Monostabilni multivibratori realizovani pomoću NILI kola se okidaju pozitivnim impulsima na u- lazu kola. Kako je u stabilnom stanju U ul (0 ) = V (0) = 1, 72V (1.197) a isti napon je prisutan i na drugom ulazu NILI kola 2, napon u tački A iznosi U A (0 ) = V (1) = 0, 7V. (1.198) Ovo je ulazni napon za NILI kolo 1, tako da vodi tranzistor T 1 pa je na izlazu kola Slika 1.39: U B = V (0) = 1, 72V. (1.199) U stabilnom stanju kondenzator je pun i kroz njega struja ne teče. Zbog niskog napona u tački B ne vodi odgovarajući tranzistor T 1 u NILI kolu 1 (i kada bi vodio, kroz otpornik R bi tekla bazna struja koja se može da zanemari) tako da je napon tačke C identičan naponu tačke B, zbog nepostojanja struje kroz otpornik R. Početni napon na kondenzatoru je U k (0 ) = U C U A = 1, 02V. (1.200) Dok je na ulazu kola visok napon U ul = 0V, vodi tranzistor T 1 NILI kola 2 sa kolektorskom strujom

32 LOGIČKA KOLA 35 Ova struja, nešto veća nego kada je na ulazu napon logičke jedinice, pravi povećani pad napona na otporniku R c1 tako da je napon na izlazu Y, u tački A, nešto niži od logičke nule tj. I c1 = U ul V be V ee R e = 5, 77mA (1.201) U A (0 + ) = 0 R c1 I c1 V be4 = 1, 91V. (1.202) Slika 1.40: Pad napona iz tačke A se prenosi kroz kondenzator do tačke C tako da je U C (0 + ) = U A + U k = 2.93V. (1.203) Sada ne vode tranzistori T 1 na ulazu NILI kola 1 pa je U B (0 + ) = V (1) = 0, 7V. (1.204) Iz kola punjenja kondenzatora vidimo da napon tačke C raste U C (t) = V (1) [V (1) U C (0 + )]e t/τ = 0, 7 2, 23e t/τ, τ = RC = 5µs (1.205) da bi na kraju kvazistabilnog stanja, u t = T 1, počeo da vodi tranzistor T 1 na ulazu NILI kola 1, tj. U C (T 1 ) = V r V be2 +V γ1 = 1, 53V, (1.206) na osnovu čega se iz dobija T 1 = τ ln 2, 23/( 0, 7 ( 1, 53)) = 5µs ln 2, 23/0, 83 = 4, 94µs. (1.207) Med - utim, treba uzeti u obzir promenu na ulazu koja se dešava u trenutku T i = 1µs < T 1. Tada napon tačke C iznosi Slika 1.41: U C (t = T i ) = 0, 7 2, 23e 1/5 = 2, 53V. (1.208) Za t > T i je U ul = V (0) i odgovarajući tranzistor T 1 na ulazu NILI kola ne vodi ali visok napon tačke B obezbed - uje vod - enje drugog tranzistora T 1 istog kola, tako da je sada

33 36 IMPULSNA ELEKTRONIKA U A = V Y = V (0) = 1, 72V. (1.209) Promena napona u tački A, vrednosti U A = 1, 72 ( 1, 91) = 0, 19V, (1.210) izaziva promenu u tački C, tako da je Za t > T i je tako da se dobija U C (T + i ) = U C(T i ) + U A = 2, 34V. (1.211) U C (t) = 0, 51 [ 0, 51 ( 2, 34)]e t/τ (1.212) T 1 = τ ln kada je napon na kondenzatoru 0, 51 ( 2, 34) = 2, 92µs (1.213) 0, 51 ( 1, 53) U k (T 1 ) = U C U A = 0, 19V. (1.214) Po završtku kvazistabilnog stanja kolo se vraća u stabilno stanje, u kome je U B = V (0) = 1, 72V U A = V (1) = 0, 7V. (1.215) Napon u tački C iznosi da bi posle 3τ = 3RC dostigao U C (T + 1 ) = U B + V k = 0, 51V (1.216) U C = U C (0 ) = 1, 72V (1.217) i ovu vrednost zadržava do pojave novog okidnog impulsa. Posmatrajući talasni oblik napona u tački C, sa slike 1.41, možemo da primetimo da njegova minimalna vrednost u trenutku t = 0 + zavisi od amplitude ulaznog napona. Talasni oblici napona svih tačka u kolu su prikazani na slici Izračunati i nacrtati prenosnu karakteristiku U iz = f(u ul ) za CMOS invertor C dat na slici 1.42 ako je V dd = 5V, V T n = V T p = V T = 2V i A = A n = A p = µ ox W 0 2L. Napon izmed - u drejna i sorsa tranzistora koji radi u omskoj oblasti je zanemarljiv (V DSo = 0V ). Rešenje: Prenosna karakteristika invertora data je na slici Na delu karakteristike izmed - u tačaka A i B je ulazni napon manji od napona praga N-kanalnog tranzistora tako da je tranzistor T 1 zakočen a T 2 radi u omskoj oblasti sa malom izlaznom otpornošću tako da izlazni napon ima vrednost