Projektovanje integrisanih kola. I. I. Uvod Uvod - sistem projektovanja. Sadržaj:

Transcript

1 Projektovanje ntegrsanh kola Potpuno projektovanje po narudžbn Sadržaj: Sadržaj: I. I. Uvod Uvod - sstem projektovanja II. II. MOS Analza Proceskola prmenom računara III. III. Potpuno Optmzacja projektovanje el. kola po narudžbn Sadržaj: 3.1 Ocena uspešnost projekta 3.2 Projektovanje statčkh logčkh kola 3.3 Smbolčko projektovanje 3.4 Projektovanje veza 3.5 Uzroc otkaza IV. IV. Delmčno Logčka projektovanje smulacja po narudžbn Projektovanje statčkh logčkh kola Osnovne karakterstke MOS kola Statčka prenosna karakterstka Dnamčke karakterstke (nastavak) Izbor optmalnog broja ćelja Komproms zmeđu brzne površne Potrošnja Na zlazu svake neopterećene logčke ćelje postoj sopstvena dfuzona kapactvnost ćelje. k p k n Rp Rn k p k p k n k n 6 7

2 Kada je zlaz opterećen drugom logčkom ćeljom, kapactvno opterećenje povećava se za njenu ulaznu kapactvnost. Praktčno, ako je za ćelju čja je sopstvena zlazna kapactvnost so, vezano kapactvno opterećenje L, kašnjenje će bt proporconalno t P ~ ( so + L )R. Sled da kašnjenje ma dve komponente, jedna je fksna proporconalana sa so R, dok druga lnearno zavs od opterećenja L 8 9 Za procenu kašnjenja može da se korst lnearn model t P =t Po + t PP t Po sopstveno kašnjenje logčke ćelje, t PP kašnjenje proporconalno opterećenju, t P = t P o+ L R Za procenu kašnjenja može da se korst lnearn model t P = t 0 (p+f) t 0 - vreme kašnjenja jednčnog nvertora p - normalzovana vrednost paraztnog kašnjenja f - normalzovana vrednost proporconalnog kašnjenja, t P = t 0 d d - ukupno normalzovano kašnjenje 10 11

3 Normalzovano paraztno kašnjenje, p, može grubo da se proračuna preko velčne vremenske konstante na zlazu podeljene sa vremenskom konstantom jednčnog nvertora t=3r. Praktčno, ono odgovara velčn broju dfuzja vezanh za zlaz. U slučaju NAND3 kola z prmera p=(3 2R+3R)/3R=3, ako su dfuzje svh pmos tranzstora kontaktrane posebno, odnosno p=(2 2R+3R)/3R=7/3 ukolko lev srednj pmos tranzstor dele stu dfuzju drejna (Dp2=Dp3) Normalzovano proporconalno kašnjenje, f, skazuje se kao prozvod dva važna parametra logčkh kola: f=h g. 14 f=h g. - Parametar h predstavlja elektrčnu sposobnost (electrcal effort, elektrčnu moć) ćelje da pobud određen broj jednčnh nvertora. Uobčajen nazv ovog parametra je fanaut (fanout), Izračunava se kao kolčnk zlazne kapactvnost opterećenja ulazne kapactvnost ćelje h=( L / n ). 15

4 f=h g. -Parametar g predstavlja meru logčke složenost ćelje (logcal effort,logčka moć) koja se defnše kao kolčnk ulazne kapactvnost ćelje ulazne kapactvnost jednčnog nvertora g=( n / nu ). f=h g. U ovom kontekstu, normalzovano proporconalno kašnjenje, f, nazva se nformacon potencjal logčke ćelje (stage effort). nformacon potencjal = elektrčna sposobnost*logčka složenost Vrednost za p g osnovnh ćelja Tp ćelje p g INV 1 1 NAND2 4/3 2 NANDn n (n+2)/3 NOR2 2 5/3 NORn n (2n+1)/3 Procena p samo preko broja dfuzja vezanh za zlazn čvor nje potpuno tačna, jer ne uzma u obzr najgor slučaj redno vezanh tranzstora 18 Prmer 3.3 Procent kašnjenje nvertora sa fanautom 4, FO4, (nvertor koj može da pobud 4 dentčna nvertora), realzovanom u 180nm tehnologj, sa t 0 =15ps. Logčka složenost nvertora je g=1. Fanaut je h=4 jer pobuđuje 4 puta veću kapactvnost od sopstvene ulazne. Paraztno kašnjenje je p=1, tako da je t p =t 0 (p+g h)=15ps(1+1 4)=75ps. 19

5 Često se kašnjenje veza u određenoj tehnologj skazuje relatvno u odnosu na kašnjenja FO4 nvertora, a ne jednčnog nvertora t 0. Na osnovu prethodnog prmera vd se da t 0 može da se zračuna na osnovu podatka o kašnjenju FO4 nvertora, koj se občno nalaz u skupu standardnh ćelja svh prozvođača. Ono znos 1/5 kašnjenja. Čak u slučaju da odnos dfuzone kapactvnost oksda nje 1, nego da se menja u grancama χ= , ova procena ostaje dovoljno dobra jer daje d= Dobro je znat da se kašnjenje FO4 nvertora u ps, za određenu tehnologju, kreće u grancama od 1/3 do 1/2 od dužne kanala skazane u nm (što u slučaju 180nm tehnologje z prethodnog prmera daje 60-90ps) Prmer Procent frekvencju osclovanja rng osclatora koj se sastoj od N=31 jednčnog nvertora realzovanh u 180nm tehnologj sa t 0 =15ps. 22 Kašnjenje jednog nvertora opterećenog stm jednčnm nvertorom za koj je p=1, g=1, h=1 znos d=(1+1 1) =2. U jednoj perod N-to stepenog osclatora postoj dvostruko kašnjenje (prednje zadnje vce) u N stepena, tako da jedna peroda ukupno traje T=2 N d t 0 =1.860ns. To znač da će frekvencja osclatora bt oko 540MHz. 23

6 3. Ogrančenja u prmen modela lnearnog kašnjenja Osnovno ogrančenje u prmen modela lnearnog kašnjenja odnos se na nagb ulaznog sgnala. Promena pobudnh sgnala nje trenutna, nego se dešava sa određenm nagbom. Korekcja kašnjenja uslovljena ovm nagbom, znos t pd = t p + t rf + 2( Vt / V 6 1 DD ) 3. Ogrančenja u prmen modela lnearnog kašnjenja t pd = t p + t rf + 2( Vt / V 6 1 DD ) - t p kašnjenje bez utcaja nagba pobudnog sgnala, - t rf označava nagb prednje l zadnje vce sgnala Ogrančenja u prmen modela lnearnog kašnjenja Podrazumeval smo da je kapactvnost oksda vezana zmeđu gejta osnove, koja se nalaz na potencjalu VDD, odnosno VSS. Međutm, postoj kapactvnost zmeđu gejta sorsa, koja dolaz do zražaja kod redno vezanh tranzstora kada sors osnova nsu vezan za st potencjal. 3. Ogrančenja u prmen modela lnearnog kašnjenja Uslučaju NAND3 kola, nsu u procen kašnjenja uzet u obzr gs1 gs2. Ove kapactvnost, takođe, treba da se sprazne/napune tokom promene stanja na zlazu 26 27

7 3. Ogrančenja u prmen modela lnearnog kašnjenja 4. Kašnjenje u složenm kolma Vdel smo da kašnjenje zavs od paraztnog kašnjenja p, logčke složenost, g, elektrčne sposobnost da se pobud određen potrošač, h. Za razlku od logčke složenost pojednh ćelja, elektrčna sposobnost drektno zavs dmenzja tranzstora u ćeljama Kašnjenje u složenm kolma 4. Kašnjenje u složenm kolma Interesantno je da se defnšu parametr p, g, h, f za složena logčka kola. 30 Elektrčna sposobnost duž puta, H, defnše se kao kolčnk kapactvnost kojom je put opterećen ulazne kapactvnost: L ( put ) H = n( put ) 31

8 4. Kašnjenje u složenm kolma Interesantno je da se defnšu parametr p, g, h, f za složena logčka kola. 4. Kašnjenje u složenm kolma Ukupna logčka složenost, G, na putu od tačke A do Y, defnše se kao prozvod parcjalnh logčkh složenost na putu. G = g 32 Shodno zrazu kojm se utvrđuje moć jedne ćelje, ukupn nformacon potencjal puta može da se predstav kao F = f = g h Kašnjenje u složenm kolma Za mreže u kojma postoj grananje, F nje jednako GH Ako je g 1 =g 2 =1, h 1 =(15+15)/5= 6 h 2 = 90/15= 6. Tada je f 1 = g 1 h 1 = 6, f 2 = g 2 h 2 = 6. F=(1 6) (1 6)=36 4. Kašnjenje u složenm kolma Za mreže u kojma postoj grananje, F nje jednako GH S druge strane, dobja se da je G=1 1=1, H=90/5=18, pa je F=G H=18, 34 35

9 4. Kašnjenje u složenm kolma Za mreže u kojma postoj grananje, F nje jednako GH Zato se uvod parametar koj ukazuje na složenost grane, a zračunava se kao: b = L ( put ) + L L( put ) ( van _ puta ) 4. Kašnjenje u složenm kolma Za mreže u kojma postoj grananje, F nje jednako GH Ukupna složenost grana duž puta računa se kao B = b Kašnjenje u složenm kolma Za mreže u kojma postoj grananje, F nje jednako GH Ukupn nformacon potencjal puta može se zračunat kao F = B G H Kašnjenje u složenm kolma Ukupno normalzovano kašnjenje duž puta, D, računa se kao zbr pojednačnh normalzovanh kašnjenja d : D = d = f + p = DF + P - P - ukupno normalzovano paraztno, a - D F - ukupno normalzovano proporconalno kašnjenje duž puta, koje treba brojno da bude jednako nformaconom potencjalu puta, F. 39

10 5. Dmenzonsanje tranzstora na putu Postavlja se ptanje kako odredt dmenzje tranzstora da b se na nekom putu doblo mnmalno kašnjenje. Normalzovano proporconalno kašnjenje duž puta jednako je zbru parcjalnh normalzovanh kašnjenja f. Moć duž puta - nformacon potencjal puta, F jednak je prozvodu f Dmenzonsanje tranzstora na putu Polazeć od toga da će zbr N brojeva čj je prozvod konstantan bt najmanj ako su sv brojev jednak, sled da će kašnjenjed F bt mnmalno ako su sva parcjalna normalzovana kašnjenja jednaka f =f c = D F /N. Tada važ da je: f c = L zlazna kapactvnost -te logčke ćelje n ulazna kapactvnost -te logčke ćelje f = g h = g L n = F 1/ N Dmenzonsanje tranzstora na putu Znajuć da n drektno zavs od velčne ćelje, dmenzonsanje ćelja obavlja se po sledećem algormu. 1. Izračunaju se B, G, H F 2. Odred se f c 3. Polazeć od zlaza prema ulazu odred se n kao n =( L g )/ f c za = N,...,1. 4. Deljenjem sa ulaznom kapactvnošću jednčne ćelje, odred se faktor k kojm treba pomnožt šrne kanala nmos pmos tranzstora. 42 Prmer Izračunat mnmalno kašnjenje na putu od ulaza A do zlaza Y. Odredt dmenzje tranzstora pomoću kojh se dobja procenjeno mnmalno kašnjenje. 43

11 1. Složenost grane u čvoru B znos b 1 =(3x/x)=3, a u čvoru, b 2 =(2y/y)=2, tako da je B=3 2=6. 1. Na osnovu podataka z Tabele 3.1 sled da logčka složenost puta znos G=(4/3) (5/3) (5/3)=100/27, dok je P=2+3+2= Elektrčna sposobnost duž puta znos H = 45/8. 2. Sada Sada je je F=6 (100/27) (45/8)=125. F=6 (100/27) (45/8)= Parcjalno normalzovano proporconalno kašnjenje za svaku ćelju znos f c =(125) 1/3 =5. Mnmalno kašnjenje D znos D=3 f c +P=

12 3. Ulazne kapactvnost zlaznog NOR2 stepena je y = 45 (5/3)/5=15, a NAND3 kola znos x = (15+15) Mnmalno (5/3)/5 = 10. kašnjenje D znos Proverom za ulazn stepen dobja se D=3 f c +P=22. ulazno od ( ) (4/3)/5=8. 4. Ulazne kapactvnost Na st načn kao za NAND3 kolo, može da se nađe daza NAND2 ulazna kapactvnost znos 4 (po 2 od nmos pmos tranzstora), dok za NOR2 znos 5 (4 od pmos 1 od nmos) Ulazne kapactvnost Prema tome, dobćese za NOR2: k=15/5=3, što daje W n =3, W p =12; NAND3: k=10/5=2, što daje W n =6, W p =4; NAND2: k=8/4=2, što daje W n =4, W p =4. 5. Ukupno kašnjenje dobja se sabranjem D=

13 Najčešća zabluda jeste da će povećanjem dmenzja neke ćelje ona moć da pun/prazn kapactvnost opterećenja mnogo brže. To jeste tačno, ako se posmatra samo zolovana ćelja, al može da bude totalno pogrešno sa stanovšta kašnjenja na celom putu. Ako b se povećale dmenzje NAND3 ćelje u prethodnom prmeru, njeno sopstveno kašnjenje blo b manje, al b ona usporla prethodnu ćelju (NAND2 u našem prmeru), tako da b ukupno kašnjenje blo veće. Povećanje dmenzja ma smsla samo kod prve ćelje u lancu Projektovanje statčkh logčkh kola Ptanja za proveru znanja: Elementarno: 1. Kolko znos ulazna kapactvnost jednčnog nvertora normalzovana prema ulaznoj kapactvnost nmos tranzstora? Osnovna 1. Ukolko je mnmalna šrna dfuzje 4λ, koje su dmenzje (W/L) nmos pmos tranzstora u jednčnom nvertoru? 2. Kolko znos ukupna kapactvnost vezana za zlaz jednčnog nvertora opterećenog dentčnm nvertorom? Projektovanje statčkh logčkh kola 3.2 Projektovanje statčkh logčkh kola Ptanja za proveru znanja: 1. Skcrat NOR3 ćelju koja će, u najgorem slučaju, mat stu ekvvalentnu otpornost kao jednčn nvertor odredt kapactvnost vezane za svak čvor, vodeć računa o tome da nek trazstor mogu da dele zajednčku dfuzju. 2. Prmenom Elmorovog modela kašnjenja procent najveća kašnjenja prednje zadnje vce u NOR3 ćelj projektovanoj da ma stu ekvvalentnu otpornost kao jednčn nvertor, u slučaju da je opterećena sa n dentčnh NOR3 ćelja. 3. Kolka je elektrčna sposobnost (electrcal effort), odnosno fanaut ćelje koja pobuđuje kapactvnost od 56fF, ako njena ulazna kapactvnost znos 8fF? 4. Kako se defnše normalzovano paraztno kašnjenje, p, logčke ćelje? 5. Kako se defnše ukupn nformacon potencjal složenog kola bez granjanja sastavljenog od k ćelja koje karakteršu logčke složenost g elektrčne sposobnost f (=1,...k)? 6. Opsat postupak za dmenzonsanje tranzstora u ćeljama na složenom putu sa granjanjem. 54 Sledeće nedelje Osnovne karakterstke MOS kola Statčka prenosna karakterstka Dnamčke karakterstke Izbor optmalnog broja ćelja Komproms zmeđu brzne površne Potrošnja 55