Ε νικό Μετσό ιο Πο υτε νείο

Transcript

1 Ε νικό Μετσό ιο Πο υτε νείο Σ ο ή Η εκτρο ό ν Μη ανικών και Μη ανικών Υπο ο ιστών Τομέας Τε νο ο ίας Π ηροφορικής και Υπο ο ιστών Ερ α είο Αυτοματοποιημένης Εξερεύνησης Απόδοσης - Επιφάνειας Υ ικού - Ισ ύος - Θερμικής Συμπεριφοράς Δυναμικά Επαναδιατάξιμ ν Συνεπεξερ αστών Υ ικού ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ ΣΚΟΥΡΟΥΜΟΥΝΗΣ ΧΡΙΣΤΟΣ Επι έπ ν : Κιαμά Πεκμεστζή Κα η ητής Ε.Μ.Π. Α ήνα, Σεπτέμ ριος 2009

2

3 Ε νικό Μετσό ιο Πο υτε νείο Σ ο ή Η εκτρο ό ν Μη ανικών και Μη ανικών Υπο ο ιστών Τομέας Τε νο ο ίας Π ηροφορικής και Υπο ο ιστών Ερ α είο Αυτοματοποιημένης Εξερεύνησης Απόδοσης - Επιφάνειας Υ ικού - Ισ ύος - Θερμικής Συμπεριφοράς Δυναμικά Επαναδιατάξιμ ν Συνεπεξερ αστών Υ ικού ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ ΣΚΟΥΡΟΥΜΟΥΝΗΣ ΧΡΙΣΤΟΣ Επι έπ ν : Κιαμά Πεκμεστζή Κα η ητής Ε.Μ.Π. Ε κρί ηκε από την τριμε ή εξεταστική επιτροπή την 3η Σεπτεμ ρίου Κιαμά Πεκμεστζή Κα η ητής Ε.Μ.Π Δημήτριος Σούντρης Επίκουρος Κα η ητής Ε.Μ.Π Γιώρ ος Οικονομάκος Λέκτορας Ε.Μ.Π. Α ήνα, Σεπτέμ ριος 2009

4 Σκουρουμούνης Χρίστος Διπ ματού ος Η εκτρο ό ος Μη ανικός και Μη ανικός Υπο ο ιστών Ε.Μ.Π. Copyright Σκουρουμούνης Χρίστος, Με επιφύ αξη παντός δικαιώματος. All rights reserved. Απα ορεύεται η αντι ραφή, απο ήκευση και διανομή της παρούσας ερ ασίας, εξ ο οκ ήρου ή τμήματος αυτής, ια εμπορικό σκοπό. Επιτρέπεται η ανατύπ ση, απο ήκευση και διανομή ια σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπό εση να αναφέρεται η πη ή προέ ευσης και να διατηρείται το παρόν μήνυμα. Ερ τήματα που αφορούν τη ρήση της ερ ασίας ια κερδοσκοπικό σκοπό πρέπει να απευ ύνονται προς τον συ ραφέα. Οι απόψεις και τα συμπεράσματα που περιέ ονται σε αυτό το έ ραφο εκφράζουν τον συ ραφέα και δεν πρέπει να ερμηνευ εί ότι αντιπροσ πεύουν τις επίσημες έσεις του Ε νικού Μετσό ιου Πο υτε νείου.

5 Στους ονείς μου...

6

7 Περί ηψη Με την ανάπτυξη της τε νο ο ίας VLSI η ο οκ ήρ ση εκατομμυρί ν τρανζίστορ είναι π έον πρα ματικότητα. Υπάρ ουν π έον με ά ες δυνατότητες στη σ εδίαση κυκ μάτ ν οι οποίες μπορούν να κα ύψουν τις αυξανόμενες ανά κες που επι ά ει η συνε όμενη τε νο ο ική πρόοδος. Οι σ εδιαστές όμ ς δεν μπορούν να παρακο ου ήσουν την τα ύτητα και τη διάταξη τ ν κυκ μάτ ν που είναι π έον δια έσιμες, όπ ς και τις συνε ής α α ές που ίνονται στα πρ τόκο α και τις εφαρμο ές τ ν κυκ μάτ ν. Έτσι ια να ξεπεραστούν τα διάφορα προ ήματα έ ινε επιτακτική η ανά κη ια σύν εση υ ικού από περι ραφή υψη ού επιπέδου, ν στή ς High Level Synthesis. Η σύν εση υψη ού επιπέδου (HLS), αποτε εί το σύνο ο τ ν με οδο ο ιών που επιτρέπουν να δημιουρ η εί η περι ραφή της υ οποίησης του υ ικού κυκ ώματος από περι ραφή σε ώσσα υψη ού επιπέδου. Η σύν εση υψη ού επιπέδου μετα ττίζει την περι ραφή της επι υμητής συμπεριφοράς, η οποία είναι σε ώσσα υψη ού επιπέδου, και δημιουρ εί το κύκ μα που υ οποιεί τη συ κεκριμένη συμπεριφορά. Σκοπός αυτής της διπ ματικής ερ ασίας είναι η μοντε οποίηση και εξερεύνηση του ώρου σ εδίασης ια τη σύν εση υψη ού επιπέδου σε αρ ιτεκτονικές Coarse Grained Reconfigurable, όπ ς και η υ οποίηση ερ α είου αυτόματης εξερεύνησης της απόδοσης, επιφάνειας υ ικού, ισ ύος και ερμικής συμπεριφοράς τ ν συ κεκριμέν ν αρ ιτεκτονικών. Για τη σύν εση υψη ού επιπέδου (HLS) ρησιμοποιή ηκε το ερ α είο SPARK. Για τα επόμενα επίπεδα εξερεύνησης ρησιμοποιή ηκαν επίσης το ερ α είο σύν εσης Synopsys Design Compiler και το ερ α είο ρο έτησης με δυνατότητα ερμικής δια είρισης HotSpot που αναπτύ ηκε στο Πανεπιστήμιο της Virginia. Η διπ ματική ερ ασία κινείται πάν σε 4 ασικούς άξονες: 1. Σύσταση αυτοματοποιημένης ροής σ εδίασης από επίπεδο της σύν εσης ψη ού επιπέδου (HLS) σε επίπεδο ρο έτησης σ εδίου μετά τη σύν εση (Post-Synthesis Floorplan) (HLS Framework) 2. Μοντε οποίηση αρ ιτεκτονικών CGRArch (Coarse Grained Reconfigurable Architectures) 3. Επέκταση του π αισίου ερ ασίας: Εξερεύνηση με πο απ ά αφαιρετικά επίπεδα σ εδίασης 4. Επέκταση του ώρου σ εδίασης ια HLS - Μοντε οποίηση και Εξερεύνηση Λέξεις κ ειδιά Σύν εση υψη ού επιπέδου (High Level Synthesis), Αρ ιτεκτονικές Coarse Grained Reconfigurable, Σύν εση κυκ ώματος, Ερ α είο HotSpot, Ερ α είο Αυτοματοποιημένης Εξερεύνησης σε επίπεδο HLS. 7

8

9 Abstract With the development of VLSI technology, the itergration millions of transistors has become a reality. Henceforth, big possibilities exist in the designing of circuits that can cover the increasing needs that the possessed technological progress imposes. The designers however cannot follow the speed and the provision of circuits that is available, as the continuous changes in protocols and applications of circuits. Thus in order to exceeded different problems, the is the need for intergration of material from a high level description, known as High Level Synthesis. The High Level Synthesis (HLS), is a set of methodologies that give the possibility for descriping the concretisation of material circuit from a description written in a high level language. The HLS interperts the description of desirable behavior, which is in a high level language, and creates the circuit that implements the particular behavior. The main goal of this diploma thesis is the modelling and exploration of the designing space in HLS for Coarse Grained Reconfigurable Architectures, as the concretisation of tool of automatic exploration for performance, area, power and thermal aware floorplanning for the theses architectures. For the High Level Synthesis level, SPARK was used. The following tools were also used for the next levels of exploration (i) Synopsys Design Compiler synthesis tool and (ii) floorplanning tool with possibility of thermic management HotSpot that was developed in the University of Virginia. This diploma thesis is based on 4 fundamental axes: 1. Automated Desigh flow constitution from HLS level to Post-Synthesis Floorplan (HLS Framework) 2. Modelling of CGRArch (Coarse Grained Reconfigurable Architectures) 3. Framework extension: Exploration with multple designed abstraction levels 4. Extend of HLS design space - Modelling and Exploration Key words High Level Synthesis (HLS), Coarse Grained Reconfigurable Architectures (CGRArch), Synopsys Design Compiler synthesis tool, HotSpot tool, Automated exploration tool in HLS level 9

10

11 Ευ αριστίες Αυτή η διπ ματική ερ ασία πρα ματοποιή ηκε στο Ερ αστήριο Μικρουπο ο ιστών και Ψηφιακών Συστημάτ ν της Σ ο ής Η εκτρο ό ν Μη ανικών και Μη ανικών Υπο ο ιστών (MICROLAB) του Ε νικού Μετσό ιου Πο υτε νείου, υπό την επί εψη του Κα η ητή Κιαμά Πεκμεστζή. Αρ ικά α ή ε α να ευ αριστήσ τον κα η ήτη μου κ.κιαμά Πεκμεστζή ια την εποπτεία και την άριστη συνερ ασία κα ό η την εκπόνηση της διπ ματικής μου ερ ασίας, όπ ς επίσης και ια την συμ ο ή του στην ο οκ ήρ ση μου ς μη ανικού μέσα από τις διδασκα ίες του. Ακόμα ιδιαίτερες ευ αριστίες οφεί στους κα ή ητές μου, κ. Γιώρ ο Οικονομάκο και κ. Δημήτριο Σούντρη ια τη σημαντική αρ ή και τις πο ύτιμες συμ ου ές τους κατά τη διάρκεια της συνερ ασίας μας. Ακο ού ς α ή ε α να ευ αριστήσ ό α τα μέ η του Ερ αστηρίου Μικρουπο ο ιστών και Ψηφιακών Συστημάτ ν. Πρ τίστ ς δε το Διδακτορικό Ερευνητή Σ τήρη Ξυδή ια την συνε ή και αμέριστη κα οδή ηση και οή εια που μου πρόσφερε, το ρόνο τον οποίο διά εσε και την άψο η συνερ ασία που εί αμε ό ο αυτό τον καιρό. Τέ ος α ή ε α να αφιερώσ τη διπ ματική ερ ασία στους ονείς μου, Δημήτρη και Ε ισά ετ και ό η την οικο ένεια μου, ια την συνε ή και α- μέριστη α άπη, εμπιστοσύνη και συμπαράσταση τους ό α αυτά τα ρόνια, στη δύσκο η και συνε ή προσπά εια ια την επίτευξη τ ν στό ν μου. Χρίστος Σκουρουμούνης, Α ήνα, Σεπτέμ ριος Η ερ ασία αυτή είναι επίσης δια έσιμη ς Τε νική Αναφορά..., Ε νικό Μετσό ιο Πο υτε νείο, Σ ο ή Η εκτρο ό ν Μη ανικών και Μη ανικών Υπο ο ιστών, Τομέας Τε νο ο ίας Π ηροφορικής και Υπο ο ιστών, Ερ αστήριο Μικρουπο ο ιστών και Ψηφιακών Συστημάτ ν, Σεπτέμ ριος

12

13 Περιε όμενα Περί ηψη Abstract Ευ αριστίες Περιε όμενα Εισα ή Γενικά Γενικοί Στό οι - Περι ραφή ΑΞΟΝΑΣ 1: Σύσταση αυτοματοποιημένης ροής σ εδίασης από επίπεδο της σύν εσης ψη ού επιπέδου (HLS) σε επίπεδο ρο έτησης σ εδίου μετά τη σύν εση (Post-Synthesis Floorplan) (HLS Framework) ΑΞΟΝΑΣ 2: Μοντε οποίηση αρ ιτεκτονικών ια CGRArch (Coarse Grained Reconfigurable Architectures) ΑΞΟΝΑΣ 3: Επέκταση του π ασίου ερ ασίας: Εξερεύνηση με πο απ ά αφαιρετικά επίπεδα σ εδίασης ΑΞΟΝΑΣ 4: Μοντε οποίηση του ώρου σ εδίασης ια HLS Θε ρητικό Υπό α ρο High-Level Synthesis System-Level Design of hardware Systems Επισκόπηση Σύν εσης από Υψη ό Επίπεδο (High Level Synthesis, HLS) Role of Parallelizing Compiler Transformations in HLS SPARK High-Level Synthesis Methodology Μοντε οποίηση και αναπαράσταση Thermal Management Γενικά Ερ α είο τοπο έτησης με ερμική δια είριση - HotSpot Κύριο Μέρος - Υ οποίηση Μοντε οποίηση του ώρου σ εδίασης Δέντρα αποφάσε ν ια το επίπεδο τ ν μετατροπών κώδικα (Architecture Independent Code Transformations Level) Δέντρα αποφάσε ν ια το επίπεδο της αρ ιτεκτονικής Δέντρα αποφάσε ν ια το επίπεδο της σύν εσης (Synthesis Level) Αποφάσεις ια το επίπεδο της Χ ρο έτησης Στρατη ική εξερεύνησης ια την επι ο ή τ ν κα ύτερ ν παραμέτρ ν Ανά υση της εξερεύνησης Motivation Επίπεδο 1ο: HLS C code to RTL code

14 3.3.1 Γενικά Με οδο ο ία Εξερεύνησης του Χώρου Σ εδίασης Επίπεδο 2ο: RTL code to Post Synthesis Επίπεδο 3ο: Power Data to Thermal Floorplan - Management Ενδεικτική μοντε οποίηση αρ ιτεκτονικών Coarse Grained Reconfigurable (CGRArch) σε επίπεδο C Πειραματικά Αποτε έσματα Επίπεδο 1ο: HLS C code to RTL code Αποτε έσματά πειραματικών μετρήσε ν Έ ε ος ά ους αναζήτησης Επίπεδο 2ο: RTL code to Post synthesis code Επίπεδο 3ο: Power Data to Thermal Floorplan - Management Θερμικοί άρτες ια κοινη επιφάνεια υ ικού και διαφορετικά code motions Συμπεράσματα - Με οντικές προεκτάσεις Βι ιο ραφία

15 Κεφά αιο 1 Εισα ή 1.1 Γενικά Ο τομέας τ ν υπο ο ιστικών συστημάτ ν κυριαρ εί το ενδιαφέρον τις τε ευταίες δεκαετίες με επίδραση σε ό ες σ εδόν τους πτυ ές της αν ρώπινης ζ ής. Ο νόμος του Moore, που δη ώνει τη ρα δαία εξέ ιξη τ ν ο οκ ηρ μέν ν συστημάτ ν, αν και ειπώ ηκε πριν από περίπου 50 ρόνια, ισ ύει ακόμα υποδη ώνοντας την αύξηση τ ν τρανζίστορ στα ο οκ ηρ μένα κυκ ώματα και στο μέ ον. Συ κριτικά με τα πρώτα κυκ ώματα που κατασκευάστηκαν στη δεκαετία του 60 και ο οκ ήρ ναν μερικά τρανζίστορς, τα τε ευταία ρόνια ο αρι μός τρανζίστορ σ ένα ο οκ ηρ μένο έ ει ξεπεράσει το μισό δισεκατομμύριο. Σημαντική εξέ ιξη επέφερε και η ανάπτυξη της διαδικασίας ο οκ ήρ σης κυκ μάτ ν με συνδιασμό ι ιάδ ν τρανζίστορς σε ένα εναιαίο ψηφίδα υ ικού, ν στής ς Very-large-scale integration (VLSI). Η τε νική αυτή επέδρασε κατα υτικά και στην ανάπτυξη διαφόρ ν τε νο ο ιών που ανήκουν στην κατη ορία τ ν υπο ο- ιστικών κυκ μάτ ν, όπ ς είναι τα ενσ ματομένα συστήματα, η αρ ιτεκτονική υπο ο ιστών, η μικροη εκτρονική κτ. Κύριος νώμονας της ανάπτυξης τ ν υπο ο ιστικών συστημάτ ν αποτε ούσε η ε τί ση της απόδοσης τους στα όρια της τε νο ο ίας και του κόστους. Με την πάροδο όμ ς του ρόνου, και κα ώς η επιστήμη τ ν υπο ο ιστών δημιουρ ούσε καινούρ ιες προοπτικές, η απόδοση και μόνο δεν μπορούσε να αποτε εί το μοναδικό στό ο της σ εδίασης και κατασκευής υπο ο ιστικών συστημάτ ν. Αντι έτ ς, η ανάπτυξη π έον ασίζεται σε π αίσιο διαφόρ ν παρα όντ ν, κύριοι εκ τ ν οποί ν είναι η απόδοση, το κόστος, η επιφάνεια υ ικού και η κατανά ση ισ ύος. Α- νά ο α με τη ρήση και τους περιορισμούς που έτει η ρήση κά ε υπο ο ιστικού συστήματος, οι παρά οντες που αναφέρ ηκαν έ ουν και διαφορετική αρύτητα. Στα ενσ ματομένα συστήματα, η επιφάνεια υ ικού και η κατανά ση ισ ύος αποτε ούν τους κύριους παρά οντες ια την σ εδίαση και κατασκευή τους. Αυτά αποτε ούν υπο ο ιστικά συστήματα ειδικού-σκοπού, σ εδιασμένα να εκτε ούν αρκετές ειτουρ ίες με ασικούς περιορισμούς, και αποτε ούν κομμάτι στις π είστες σύ ρονες η εκτρονικές συσκευές. Στα ενσ ματομένα συστήματα εφαρμόζονται διάφορες αρ ιτεκτονικές, όπ ς η Coarse Grained Reconfigurable Architectures (CGRArch). Με ά η ρησιμότητα στην τε νο ο ία τ ν ενσ ματομέν ν ρήκε και η τε νική της σύν εσης υψη ού επιπέδου (High Level Synthesis - HLS), με την οποία μια περι ραφή συμπεριφοράς ενός του κυκ ώματος δημιουρ είται αυτόματα το σ έδιο σε επίπεδο υ ικού. Στα κεφά αια που ακο ου ούν παρουσιάζεται η εξερεύνηση με περιορισμούς την απόδοση, την επιφάνεια υ ικού και την κατανά ση ισ ύος με ρήση High Level Synthesis σε αρ ιτεκτονικές Coarse Grained Reconfigurables. 15

16 1.2 Γενικοί Στό οι - Περι ραφή Η διπ ματική ερ ασία κινείται πάν σε 4 ασικούς άξονες κα ένας από τους οποίους αναπτύσσεται ξε ριστά στη συνέ εια. 1. Σύσταση αυτοματοποιημένης ροής σ εδίασης από επίπεδο της σύν εσης ψη ού επιπέδου (HLS) σε επίπεδο ρο έτησης σ εδίου μετά τη σύν εση (Post-Synthesis Floorplan) (HLS Framework) 2. Μοντε οποίηση αρ ιτεκτονικών CGRArch (Coarse Grained Reconfigurable Architectures) 3. Επέκταση του π αισίου ερ ασίας: Εξερεύνηση με πο απ ά αφαιρετικά επίπεδα σ εδίασης 4. Επέκταση του ώρου σ εδίασης ια HLS - Μοντε οποίηση και Εξερεύνηση ΑΞΟΝΑΣ 1: Σύσταση αυτοματοποιημένης ροής σ εδίασης από επίπεδο της σύν εσης ψη ού επιπέδου (HLS) σε επίπεδο ρο έτησης σ εδίου μετά τη σύν εση (Post-Synthesis Floorplan) (HLS Framework) Στό ος του αξονα αυτού, είναι η δημιουρ ία ενός π αισίου ερ ασίας ια την σύνδεση και μετα ί αση μεταξύ τ ν διαφόρ ν επιπέδ ν-ερ α εί ν ερ ασίας. Το π αίσιο ερ ασίας αποτε είται από τα ακό ου α μέρη: Χρησιμοποιείται κώδικας C ια διάφορα kernels (όπ ς dct, mpeg, fft, και ά α) με το ερ α είο ια σύν εση υψη ού επιπέδου SPARK ια να παρα εί κώδικας επιπέδου μεταφοράς κατα ρητών (Register Transfer Level RTL). Αυτός ο κώδικας RTL μεταφέρεται στο επίπεδο της σύν εσης και με ρήση του ερ α είου Synopsys Design Compiler παρά εται η ίστα πυ ών (NetList) και ίνεται ανά υση της ισ ύος που κατανα ώνεται. Τέ ος τα δεδομένα ια την κατανά ση ισ ύος και την επιφάνεια υ ικού του σ εδίου εξά ονται ια τη ρο έτηση του κυκ ώματος. Με τη ρήση του ερ α είου HotFloorplan και HotSpot παρά εται με ερμική δια είριση σ έδιο ρο έτησης τ ν ασικών μονάδ ν. Σ ήμα 1.1: Π αίσιο ερ ασίας ια HLS (HLS Framework) ΑΞΟΝΑΣ 2: Μοντε οποίηση αρ ιτεκτονικών ια CGRArch (Coarse Grained Reconfigurable Architectures) Χρησιμοποιείται ειδική δομή στον κώδικα C που περιέ ει τα kernels ια τον CGRArch με τη ρήση δομών με if-then-else και ένα σήμα ια την π οή ηση μεταξύ τους. Με αυτό τον τρόπο μοντε οποιείται κατά η α η δομή που α έ ει η αναπαράσταση ια το CGRArch η οποία α 16

17 α άζει ανά ο α με το συ κεκριμένο κομμάτι του κώδικα που α εκετε είται. Ανά ο α με τις ρυ μίσεις που α υπάρ ουν και το κομμάτι του κώδικα που α εκτε εστεί α υ οποιείται και διαφορετική αρ ιτεκτονική διασύνδεσης. Το αρ ιτεκτονικο πρότυπο που ακο ο είται σε αυτή την προσέ ιση φαίνεται στο Σ ήμα 1.2. Σ ήμα 1.2: Μοντε οποίηση της αρ ιτεκτονικής ια CGRArch ΑΞΟΝΑΣ 3: Επέκταση του π ασίου ερ ασίας: Εξερεύνηση με πο απ ά αφαιρετικά επίπεδα σ εδίασης Επεκτήνουμε το π αίσο ερ ασίας (framework) ια τα πο απ ά αφαιρετικά επίπεδα ερ ασίας που έ ουμε στη σ εδίαση (HLS, Synthesis, Thermal Aware Floorplan). Σ ήμα 1.3: Επέκταση του π ασίου ερ ασίας: Εξερεύνηση με πο απ ά αφαιρετικά επίπεδα σ εδίασης. Όπ ς φαίνεται και στο σ ήμα 1.3 σε κά ε επίπεδο με την σύνδεση τ ν κομματιών της εξερεύνησης υπάρ ει και επατροφοδότηση από την έξοδο που παρά εται ια να παρ ούν αποφάσεις ια ε τιστοποίηση τ ν αποτε εσμάτ ν και τ ν περιορισμών (constrains). Αυτές οι αποφάσεις και οι περιορισμοί μετα ι άζονται στο επόμενο στάδιο ια να συνε ιστεί η εξερεύνηση περιορίζοντας έτσι σημαντικά το εύρος της και συνεπώς το ρόνο εκτέ εσης. 17

18 1.2.4 ΑΞΟΝΑΣ 4: Μοντε οποίηση του ώρου σ εδίασης ια HLS Επέκταση του ώρου σ εδίασης ια HLS Ο κ ασσικός ώρος σ εδίασης ια τη σύν εση υψη ού επιπέδου (HLS) αφορούσε μέ ρι στι μής την εξερεύνηση του π ή ους δια έσιμ ν ειτουρ ικών μονάδ ν (αρι μό α ροιστών (ALUs) και αρι μό πο απ ασιαστών (MULs)) και α νοούσε διάφορες ά ες παραμέτρους. Ο ώρος αυτός επεκτείνεται ια να κα ύψει τις διαφορες παραμέτρους που υπάρ ουν στη σ εδίαση, όπ ς οι μετασ ηματισμοί σε κώδικα εφαρμο ής (Code Transformations). Οι διάφορες παραμέτροι αντιστοι ούν στα πο απ ά αφαιρετικά επίπεδα: Επίπεδο HLS: Από C κώδικα σε RTL κώδικα έ ουμε παραμέτρους με τις οποίες διαμορφώνεται και ο κώδικας που παρά εται. Αυτές οι παραμέτροι αφορούν στον αρι μός τ ν ειτουρ ικών μονάδ ν, στην α υσιδ τή εκτέ εση (chaining), στη διεύρυνση κώδικα κ π. Επίπεδο Σύν εσης: Σ αυτό το επίπεδο από τον κώδικα RTL παρά εται μετά από σύν εση το δίκτυο πυ ών (NET-LIST) διαφοροποιημένη ανά ο α με την επιφάνεια υ ικού, ανά ο α με το ρο όι ρονισμού που α τε εί στη σ εδίαση και την ενέρ εια που κατανα ώνεται. Επίπεδο Χ ρο έτησης με δυνατότητα ερμικής δια είρισης: Τα δεδομένα ια την κατανά ση ισ ύος που εξά ουμε από το προη ούμενο επίπεδο, εισά ονται στο ερ α είο ερμικής δια είρισης και floorplanning HotFloorplan και HotSpot ια να πάρουμε σ έδιο που διαμορφώ ηκε με ερμική δια είριση (thermal aware floorplan). Αυτό το σ έδιο μπορεί να διαμορφ εί ανά ο α με τις παραμέτρους (i) της ανα ο ίας ορ ο νίου (Aspect Ratio),(ii) της διαμόρφ σης της ψήκτρας και (iii) του δια ρισμού του κομματιού τ ν κατα ρητών (Register File). 18

19 Κεφά αιο 2 Θε ρητικό Υπό α ρο 2.1 High-Level Synthesis System-Level Design of hardware Systems Τα μικροη εκτρονικά συστήματα έ ουν ίνει το μέσο με απεριόριστες δυνατότητες ια τις αν- ρώπινες προσπά ειες σε πο ούς τομείς της επιστήμης, από τους η εκτρονικούς υπο ο ιστές μέ ρι και την εξερεύνηση του διαστήματος. Αυτά τα συστήματα ρίσκονται σε ό ους τους τομείς της κα ημερινής μας ζ ής, ενσ ματ μένα σε ό ες τις σύ ρονες συσκευές, μέ ρι και στο αν ρώπινο σώμα. Οι πρόοδοι που έ ουν ίνει στη μικροη εκτρονική τε νο ο ία επιτρέπουν την ο οκ ήρ ση τ ν αυξανόμεν ν υπο ο ιστικών και επικοιν νιακών δυνατοτήτ ν σε ένα μόνο ψηφίδα υ ικού. Εντούτοις, η αύξηση της τε νο ο ικής προόδου έ ει ξεπεράσει κατά πο ύ τη ικανότητα τ ν σ εδιαστών να ρησιμοποιούν τη διάταξη και τα ύτητα που είναι π έον δια έσιμη στα κυκ ώματα. Επιπ έον οι με ά ες και συνε είς α α ές στα πρ τόκο α, στις εφαρμο ές α ά και στις ανά κες τ ν κατανα τών ια τα ενσ ματ μένα συστήματα έ ουν δημιουρ ήσει την ανά κη ια σ εδίαση, σύν εση και επέκταση αυτών τ ν συστημάτ ν σε μικρό ρονικό διάστημα. Αποτέ εσμα αυτών τ ν ανα κών είναι η δυνατότητα που έ ουμε σήμερα ια να δημιουρ ούμε μικροη εκτρονικά κυκ ώματα τα οποία εκτε ούν με ά ες και πο ύπ οκες ε- φαρμο ές. Για να δια ειριστούμε το αναπτυσσόμενο μέ ε ος και πο υπ οκότητα αυτών τ ν μικροη εκτρονικών συστημάτ ν και την αυξανόμενη σ εδιαστική παρα ικότητα, είναι ανά κη να ίνει μοντε οποίηση, σύν εση και επικύρ ση ορ ής ειτουρ ίας σε ψη ότερα αφαιρετικά επίπεδα. Οι σ εδιαστές επιζητούν την συνδυασμένη περι ραφή του υ ικού και του ο ισμικού ενός ενσ ματ μένου συστήματος από το επίπεδο συστήματος. Λό αυτών τ ν ανα κών έ ινε επιτακτική η ανά κη ια την εισα ή μίας καινούρ ιας έννοιας, τη σύν εση υψη ού επιπέδου. Ο ορισμός της φαίνεται παρακάτ : Η σύν εση υψη ού επιπέδου είναι η αυτόματη δημιουρ ία του υ ικού κυκ ώματος ενός ψηφιακού συστήματος από μία περι ραφή συμπεριφοράς. Η σύν εση υψη ού επιπέδου είναι ένα σημαντικό κομμάτι ια τη με οδο ο ίας σ εδίασης στο επίπεδο συστήματος. Όπ ς φαίνεται και στο παρακάτ σ ήμα 2.1, η είσοδος ια αυτό τη με οδο ο ία είναι ο προσδιορισμός της εφαρμο ής σε ώσσα υψη ού επιπέδου (C, C++) και ς έξοδος αμ άνεται μία υ οποίηση της εφαρμο ής σε π ατφόρμα σύστημα-σε-κύκ μα(systemon-a-chip,soc). Αρκετές ώσσες σ εδίασης ια επίπεδο συστήματος έ ουν προτα εί οι οποίες αποτε ούν παρα α ές της C και της C++. Αυτές οι ώσσες επι ειρούν να δώσουν ενοποιημένη έννοια ια τον κα ορισμό υ ικού και ο ισμικού. Όπ ς φαίνεται και στο Σ ήμα 2.1 το ο ισμικό κομμάτι μπορεί να μετα ττιστεί ια το πυρήνα του επεξερ αστή και το υ ικό μέρος να περάσει από σύν εση με ερ α είο σύν εσης υψη ού επιπέδου, ακο ου ούμενο από τη ο ική σύν εση και ερ α εία τοπο έτησης και δρομο ό ησης. 19

20 Σ ήμα 2.1: Με οδο ο ία ια σ εδίαση σε επίπεδο συστήματος η οποία ενσ ματώνει σύν εση υψη ού επιπέδου. [Gupt04] Επισκόπηση Σύν εσης από Υψη ό Επίπεδο (High Level Synthesis, HLS) Η σ εδίαση υψη ού-επιπέδου (High-Level Synthesis, HLS) είναι η διαδικασία ια τη μετατροπή της συμπεριφορικής (behavioural) περι ραφής σε ψηφιακό κύκ μα το οποίο αποτε είται από το διάδρομο δεδομέν ν (datapath), τον κομμάτι ε έ ου (controller) και τα στοι εία της μνήμης (memory elements). Αυτή η διαδικασία φαίνεται και στο παρακάτ σ ήμα: Αρ ικά μια high-level synthesis ροή αναπαριστά την αφαιρετική συμπεριφορά σε μία ενδιάμεση αντιστοί ηση που περιέ ει και τη ροή ε έ ου α ά και τη ροή δεδομέν ν. Το πρό ημα της σύν εσης υψη ού επιπέδου συνή ς αντιμετ πιζόταν με τη διαίρεση του προ ήματος σε διάφορους στό ους. 20 Κατανομή (Allocation): Αυτό το μέρος αφορά τον κα ορισμό του αρι μού τ ν μονάδ ν (resources) που έ ουν κατανεμη εί ια τη σύν εση του υ ικού κυκ ώματος. Συνή- ς οι σ εδιαστές μπορούν να κα ορίσουν την κατανομή όσον αφορά τον αρι μό ια κά ε τύπο μονάδ ν, οι οποίες αποτε ούνται ό ι μόνο από ειτουρ ικές μονάδες (functional units, FUs), όπ ς μονάδες πρόσ εσης και πο απ ασιασμού, α ά και από κατα ρητές και στοι εία της διασύνδεσης, όπ ς πο υπ έκτες και διαύ ους Χρονοδρομο ό ηση (Scheduling): Το πρό ημα ια τη ρονοδρομο ό ηση είναι

21 Σ ήμα 2.2: Επισκόπηση της Σύν εσης Υψη ού επιπέδου. [Gupt04] ο κα ορισμός του ρονικού διαστήματος ή κύκ ους ρο ο ιού στους οποίους ίνεται η εκτέ εση της κά ε ειτουρ ίας της σ εδίασης. Η σειρά μεταξύ τ ν ρονοδρομο ο ημέν ν ειτουρ ιών είναι περιορισμένη από τις εξαρτήσεις τ ν δεδομέν ν (και πι ανώς του ε έ ου) που υπάρ ουν μεταξύ αυτών. Η ρονοδρομο ό ηση συ νά ίνεται υπό τους περιορισμούς που υπάρ ουν στον αρι μό τ ν μονάδ ν (όπ ς κα ορίζεται στη κατανομή τ ν μονάδ ν). Module Selection: Ά ος ένας στό ος του προ ήματος αποτε εί η επι ο ή module, δη αδή η επι ο ή του τύπου της μονάδας στην οποία μια ειτουρ ία α εκτε εστεί, από τη ι ιο ήκη τ ν μονάδ ν (resources library). Η ανά κη ια αυτό το κομμάτι δημιουρ είται από την παρουσία πο ών μονάδ ν, διαφορετικών τύπ ν (και διαφορετικής επιφάνειας υ ικού και ρόνου) στις οποίες μία ειτουρ ία μπορεί να εκτε εστεί. Για παράδει μα μία πρόσ εση μπορεί να εκτε εστεί σε ένα α ροιστή, σε μια ALU ή σε μια multiplyaccumulate μονάδα Για κά ε μονάδα υπάρ ει και η αντίστοι η επιφάνεια υ ικού, απόδοση και κατανά ση ισ ύος, παρά οντες που κα ορίζουν την επι ο ή της μονάδας. Έτσι η επι ο ή module πρέπει να κάνει το πιο συνετό συνδυασμό μεταξύ διαφορετικών μονάδ ν έτσι ώστε ένας παρά οντας, όπ ς η επιφάνεια υ ικού ή ο ρόνος να ε α ιστοποιη ούν, ή να φτάσουμε σε μια ισορροπημένη κατάσταση μεταξύ τ ν διαφορετικών παρα όντ ν. Σύνδεση (Binding): Το κομμάτι του binding κα ορίζει την απεικόνιση μεταξύ τ ν ειτουρ ιών, μετα ητών, μεταφοράς δεδομέν ν και ε έ ου μέσα στη σ εδίαση (design) και συ κεκριμέν ν μονάδ ν μέσα από την κατανομή τ ν μονάδ ν. Με αυτό τον τρόπο οι ειτουρ ίες απεικονίζονται σε συ κεκριμένες ειτουρ ικές μονάδες, οι μετα ητές σε κατα ρητές και η μεταφορά δεδομέν ν/ε έ ου σε στοι εία της διασύνδεσης. Παρα ή ε έ ου και ε τιστοποίηση (Control Generation and Optimization): Η σύν εση ε έ ου παρά ει μία μονάδα ε έ ου η οποία υ οποιεί τη ρονοδρομο ό ηση. Αυτή η μονάδα ε έ ου παρά ει σήματα ε έ ου που κα ορίζουν τη ροή τ ν δεδομέν ν μέσα από το datapath (π. μέσ τ ν πο υπ εκτών). Η ε τιστοποίηση του ε έ ου στο- εύει στη μεί ση του με έ ους της μονάδας ε έ ου και συνεπώς και την ε τί ση στα μέτρα της επιφάνειας υ ικού και ισ ύος. Ό οι οι παραπάν στό οι συνδέονται μεταξύ τους και είναι α η οεξαρτώμενοι Role of Parallelizing Compiler Transformations in HLS Στο επίκεντρο της προσο ής ρίσκεται η σύν εση τ ν υπο ο ιστικά απαιτητικών κομματιών από εφαρμο ές επεξερ ασίας πο υμέσ ν και εικόνας και το αμη ό latency τ ν ειτουρ ικών 21

22 μονάδ ν από τους μικροεπεξερ αστές. Αυτές οι εφαρμο ές συνή ς αποτε ούνται από αρι μητικές ειτουρ ίες ενσ ματ μένες μέσα σε φ ιασμένους ρό ους με πο ύπ οκες conditional (if-then-else) δομές. Η επι ο ή αυτών τ ν δομών ε έ ου (if-then-else, loops) έ ει δραματική επίπτ ση στην ποιότητα του αποτε έσματος από τη σύν εση του υ ικού. Η μοντε οποίηση σε επίπεδο ώσσας τ ν ψηφιακών συστημάτ ν (ειδικά στις με οδο ο ίες σ εδίασης επιπέδου συστήματος) δίνουν επιπ έον ε ευ ερία στον τρόπο περι ραφής συμπεριφοράς σε σ έση με τις περι ραφές επιπέδου κατα ρητών (Register-Transfer Level, RTL). Η σειρά και η τοπο έτηση τ ν ειτουρ ιών σε συμπεριφορά behavioural υψη ού επιπέδου συνή ς δια ειρίζεται από το την προ ραμματιστική ευκο ία και ποικί ει από σ εδιαστή σε σ εδιαστή. Πο ύ συ νά αυτή η σειρά συνή ς δε συμ ά ει στην προς τα κάτ high-level synthesis ούτε ε τιστοποιεί του στό ους. Ένα εύρος από μετασ ηματισμούς παρα η οποίησης έ ει εξερευνη εί στο επίπεδο του μετα- ττιστή ια να εξα είψει τα προ ήματα με τον κώδικα και τη πο ύπ οκη ροή ε έ ου. Έ ει ρε εί π ς αυτοί οι μετασ ηματισμοί παρα η οποίησης είναι εξίσου ανα καίοι ια τη σύν εση υψη ού-επιπέδου ια behavioural συμπεριφορές με φ ιασμένα conditionals και ρό ους. Έτσι αναπτύ ηκε μία με οδο ο ία που εφαρμόζει ένα συντετα μένο πακέτο από coarse-grained και fined-grained μετα ττιστή παρα η οποίησης, τον κύριο μετα ττιστή και μετασ ηματισμών σύν εσης, που μέσ της εύρεσης και αύξησης της παρα η οποίησης που υπάρ ει στην α ορι μική περι ραφή, στο εύει στη ε τί ση τ ν αποτε εσμάτ ν της σύν εσης από τους κώδικες συμπεριφοράς (behavioural codes). Αυτή η με οδο ο ία στο εύει να ε τιώσει την ποιότητα πο ών πτυ ών του αποτε έσματος που προκύπτει από τη σύν εση υψη ού επιπέδου α ά και να δώσει στο σ εδιαστή τον έ ε ο ια τους μετασ ηματισμούς που εφαρμόζονται. Υιο ετούνται μετασ ηματισμοί και τε νικές που εκμετα εύονται την παρα η ία σε επίπεδο εντο ών, όπ ς ε ρητικές κινήσεις κώδικα (code motions), εσ τερική ρονοδρομο ό ηση, και μετασ ηματισμούς σε ρό ους που αφορούν το coarse-grained μέρος. Οι μετασ ηματισμοί στους ρό ους προσπα ούν να εκμετα ευτούν την παρα η ία στο επίπεδο τ ν εσ τερικών επανα ήψε ν (διεύρυνση και διο έτευση του ρό ου - loop unrolling and loop pipelining) ή την παρα η ία στους ρό ους (loop fusion and loop interchange). Μία ά η κ άση μετασ ηματισμών ρό ν επι ειρεί είτε να μειώσει τον αρι μό τ ν ειτουρ ιών που εκτε ούνται (loop invariant code motion) είτε να μειώσει την ένταση τ ν ειτουρ ιών που εκτε ούνται: ια παράδει μα να αντικαταστήσει τις υπο ο ιστικά απαιτητικές ειτουρ ίες όπ ς πο απ ασιασμούς με προσ έσεις ρησιμοποιώντας τε νικές αποδυνάμ σης (strengh reduction techniques) και επα ικής ανά υσης μετα ητών (induction variable analysis). Οι περισσότεροι μετασ ηματισμοί συνδέονται με ασικούς μετασ ηματισμούς μετα ττιστή, όπ ς αποφυ ή κοινών υπο-εκφράσε ν (common sub-expression elimination), διάδοση αντι- ραφής (copy propagation), δια ραφή νεκρού κώδικα (dead-code elimination) και ά ους οι οποίοι είναι ανα καίοι ια τη ε τί ση τ ν αποτε εσμάτ ν από το high-level synthesis - ειδικά όταν συν έτουμε με ώσσες υψη ού επιπέδου, όπ ς behavioural VHDL, C, C++, οι οποίες δίνουν με ά η ε ευ ερία στον προ ραμματισμό. Ά ο ένα σημαντικό μέρος σ αυτήν την προσέ ιση ια high-level synthesis είναι οι εφαρμο ές με speculative code-motions οι οποίες μεταφέρουν ειτουρ ίες μεταξύ conditionals και ρό ν. Αυτές ασίζονται στην ρονική κρισιμότητα μιας ειτουρ ίας και στη διαδικασία φανερώνουν την παρα η ία που υπάρ ει στον α όρι μο SPARK High-Level Synthesis Methodology SPARK high-level synthesis methodology ενσ ματώνει μετα ττιστή παρα η οποίησης και μετασ ηματισμούς μέσα σε ένα π αίσιο HLS, στις φάσεις της προ-σύν εσης και στο στάδιο 22

23 της ρονοδρομο ό ησης. Αυτή η με οδο ο ία δέ εται σαν είσοδο την περι ραφή της σ εδίασης σε ώσσα υψη ού επιπέδου, όπ ς η ώσσα C, την οποία και συ αμ άνει ρησιμοποιώντας μια ενδιάμεση αναπαράσταση που διατηρεί τη δομή του κώδικα μαζί με διάφορες ά ες π ηροφορίες όπ ς τις μετα ητές που ρησιμοποιούνται στους ρό ους. Σ ήμα 2.3: Επισκόπηση του ΗLS που ρησιμοποιεί το SPARK η οποία ενσ ματώνει του μετασ ηματισμούς στο μετα ττιστή. [Gupt04] Κατ αρ άς εφαρμόζεται μια σειρά από μετασ ηματισμούς σε επίπεδο κώδικα στην περι ραφή της εισόδου ια τη σ εδίαση στη φάση προ-σύν εση. Αυτοί οι μετασ ηματισμοί, όπ ς αποφυ ή κοινών υπο-εκφράσε ν (common sub-expression elimination), διάδοση αντι ραφής (copy propagation), δια ραφή νεκρού κώδικα (dead-code elimination) και στα ερών ρό ν code motion, στο εύουν να μειώσουν τον αρι μό τον ειτουρ ιών που εκτε ούνται και να μειώσουν τον περιττό κώδικα. Επίσης ρησιμοποιούνται coarse-level τε νικές ια μετασ ηματισμούς ρό - ν όπ ς διεύρυνση του ρό ου (loop unrolling) ια την αναδόμηση του κώδικα. Αυτό αυξάνει το πεδίο ια να εφαρμοστούν ε τιστοποιήσεις στην παρα η οποίηση στο κομμάτι ρονοδρομο ό ησης που ακο ου εί. Η ρονοδρομο ό ηση υιο ετεί ένα καινοτόμο πακέτο από κινήσεις κώδικα (code motions), που μειώνουν την επίδραση τ ν συντακτικών διαφορών ή του προ ραμματιστικού είδους στο αποτέ εσμα της σύν εσης. Αυτά τα code-motions επιτρέπουν τη μετακίνηση ειτουρ ιών διαμέσου, πέρα και μέσα σε conditionals με στό ους τη με ιστοποίηση της απόδοσης με την εξα ή της κ ηρονομούμενης παρα η ίας στη σ εδίαση και την αύξηση της ρησιμοποίησης τ ν μονάδ ν. Δεδομένου ότι αυτές οι ε ρητικές κινήσεις κώδικα, συ νά αναδιατάσσουν, ε ρούν και αναπαρά ουν ειτουρ ίες, δημιουρ ούν με αυτό το τρόπο νέες δυνατότητες ια να εφαρμοστούν πρόσ ετοι μετασ ηματισμοί δυναμικά κατά τη διάρκεια της ρονοδρομο ό ησης όπ ς η δυναμική δια ραφή κοινών υπό-εκφράσε ν (common sub-expression). Η δυναμική εξισορρόπηση κ άδ ν (branch balancing) είναι ά ος ένας μετασ ηματισμός που εφαρμόζουμε κατά 23

24 τη διάρκεια της ρονοδρομο ό ησης ια να επιτρέψουμε τις κινήσεις κώδικα (code motions), ειδικά αυτών που περι αμ άνουν διπ ασιασμό κώδικα (code duplication). Αυτοί οι μετασ ηματισμοί μετα ττιστή είναι ενσ ματ μένοι με τις τυπικές τε νικές σύν εσης υψη ού επιπέδου (HLS) όπ ς η κοινή εκμετά ευση πόρ ν (resource sharing), ρονοδρομο ό ηση σε ειτουρ ίες πο ών-κύκ ν (multi-cycle) και τη διασύνδεση ειτουρ ιών ανάμεσα στους κύκ ους εκτέ εσης (operation chaining). Η προ-σύν εση και η ρονοδρομο ό ηση μετασ ηματισμών οδη ούν σε σημαντικά μικρότερα μήκη ρονοδρομο ό ησης και με α ύτερη ρησιμοποίηση τ ν πόρ ν. Εντούτοις, αυτές οι τε- νικές οδη ούν σε μια αύξηση της πο υπ οκότητας της ο ικής οδή ησης (steering logic) στη σ εδίαση, δη αδή στους πο υπ έκτες και στη συνδυαζόμενη ο ική ε έ ου. Σημειώνεται ότι η ο ική οδή ησης αναφέρεται και ς διασύνδεση (interconnect). Η πο υπ οκότητα της διασύνδεσης ε α ιστοποιείται με τη οή εια με οδο ο ίας δέσμευσης πόρ ν (resource binding) η οποία αρ ικά κάνει δέσμευση ειτουρ ιών (operation binding) και έπειτα δέσμευση μετα ητών (variable binding). Οι ειτουρ ίες δεσμεύονται στις ειτουρ ικές μονάδες (FUs) με τέτοιο τρόπο ώστε αυτές που έ ουν ίδια δεδομένα εισόδου ή εξόδου να δεσμεύονται στις ίδιες ειτουρ ικές μονάδες (FUs). Ομοί ς, οι μετα ητές δεσμεύονται στους κατα ρητές ώστε αυτές που αποτε ούν είσοδο ή έξοδο ια ίδιες ειτουρ ικές μονάδες (FUs) να απεικονίζονται στους ίδιους κατα ρητές. Στη συνέ εια μια σύν εση ε έ ου και ε τιστοποίηση παρά ει παρά ει μη ανή πεπερασμένης κατάστασης (FSM) ια τη ρονοδρομο ο ημένη και συνδεδεμένη σ εδίαση. Αυτός ο ε ε κτής εκτε εί τις ειτουρ ίες σύμφ να με το συ ρονισμό που διευκρινίζεται από το πρό ραμμα και παρά ει τα σήματα ε έ ου ια να κα οδη ήσει τα δεδομένα μέσ της διασύνδεσης όπ ς διευκρινίζεται από τη σύνδεση τ ν πόρ ν. Για να ο οκ ηρώσει την πορεία από τη συμπεριφορική (behavioural) προδια ραφή στο επίπεδο net-list (δίκτυο πυ ών), η με οδο ο ία αυτή ρησιμοποιεί μια εννήτρια κώδικα που μπορεί να α η επίδραση με τα ερ α εία σύν εσης τυποποιημένης ο ικής. Αυτό επιτρέπει την αξιο ό ηση τ ν αποτε εσμάτ ν διάφορ ν coarse και fined-grain (αδρομερής και επτομερής) ε τιστοποιήσε ν στα αποτε έσματα σύν εσης ο ικής. Η με οδο ο ία HLS που έ ει περι ραφεί υ οποιείται στο ερ α είο SPARK, ένα ερ α είο ια high-level synthesis από κώδικα C σε VHDL. Το ερ α είο SPARK δια έτει μια ερ α ειο ήκη από μετασ ηματισμούς και ένα σετ από α όρι μους που τους υιο ετούν. Μια τέτοια προσέ ιση της ερ α ειο ήκης επιτρέπει στο σ εδιαστή να εφαρμόσει ευριστική προσέ ιση (heuristics) ια να κα ορίσει την επι ο ή και τον έ ε ο μεμον μέν ν μετασ ηματισμών κάτ από μοντέ α ρεα- ιστικού κόστους ια high-level synthesis. Το ερ α είο σύν εσης SPARK αποτε εί ένα π ήρες σύστημα ια σύν εση υψη ού επιπέδου το οποίο παρέ ει τη διαδρομή από μια συμπεριφορική (behavioural) περι ραφή εισόδου ρίς περιορισμούς κάτ σε κώδικα επιπέδου κατα ρητών (register-transfer level, RTL). O παρα όμενος RTL κώδικας μπορεί έπειτα να συντε εί ρησιμοποιώντας τα εμπορικά ερ α εία σύν εσης ο ικής. Το SPARK επιτρέπει τον πειραματισμό με με ά α πρα ματικά σ έδια και και το πιο σημαντικό επιτρέπει μια ανά υση του αντίκτυπου τ ν μετασ ηματισμών στο κόστος του ε έ ου και επιφάνειας του κυκ ώματος στο επίπεδο πυ ών. Δίνεται στο σ εδιαστή τη δυνατότητα να ε- έ ξει τους μετασ ηματισμούς που εφαρμόζονται στην περι ραφή της σ εδίαση με τη ρήση ειρό ραφου κώδικα (scripts). Τα ραφικά αποτε έσματα οη ούν στην απεικόνιση τ ν ενδιάμεσ ν αποτε εσμάτ ν. Τα αποτε έσματα από τα πειράματα που εκτε ούνται στις σύν ετες ιομη ανικές εφαρμο ές, από εφαρμο ές πο υμέσ ν και επεξερ ασίας εικόνας επικυρώνουν τη ρησιμότητα αυτής της προσέ ισης. 24

25 2.1.5 Μοντε οποίηση και αναπαράσταση Μοντε οποίηση του προ ήματος Διάφορα μοντέ α ρησιμοποιούνται ια την αναπαράσταση τ ν π ηροφοριών που απαιτούνται και παρά ονται κατά τη διάρκεια τ ν μετασ ηματισμών του κώδικα (code transformations) και στο κομμάτι της ρονοδρομο ό ησης στη σύν εση υ ικού υψη ού-επιπέδου (HLS). Μια ενδιάμεση αναπαράσταση (Intermediate Representation - IR) απαιτείται ια να αναπαραστήσει την περι ραφή του σ εδιασμού. Στο πρό ημα ρονοδρομο ό ησης ρησιμοποιείται περιορισμός τ ν ειτουρ ικών μονάδ ν ια την εύρεση της ε ά ιστης κα υστέρησης (minimum-latency resource-constrained scheduling problem). Στη συνέ εια η ρονοδρομο ό ηση ίνεται αμ- άνοντας υπόψη και την παρουσία της ροής ε έ ου. Επίσης μοντε οποιούνται ε ρητικές και ιεραρ ικές κινήσεις κώδικα (code motions). Το κομμάτι της ρονοδρομο ό ησης παρά ει διάφορα είδη π ηροφορίας όπ ς: Ενδιάμεση αναπαράσταση (Intermediate Representation IR): ρειάζεται ια να αναπαραστήσει την περι ραφή σ εδιασμού. Περι ραφή Υ ικού (Hardware Representation): Ο κα ορισμός και η αναπαράσταση τ ν ειτουρ ικών μονάδ ν και πόρ ν όπ ς κατα ρητές, διαύ ους και ά α που διατί ενται ια τη ρονοδρομο ό ηση του σ εδιασμού. Π ηροφορίες Χρονισμού (Timing Information): Περίοδος ρο ο ιού, ρόνοι εκτέ εσης τ ν διαφόρ ν ειτουρ ικών μονάδ ν και π ηροφορίες που παρά ονται από τη ρονοδρομο ό ηση όπ ς τους ρόνους εκτέ εσης τ ν ειτουρ ιών. Αντιστοί ηση πόρ ν (Resource Mapping): Η αντιστοί ηση κά ε ειτουρ ίας σε ένα πόρο ια την εκτέ εση της. Η σύνδεση τ ν πόρ ν κα ορίζει την αντιστοί ηση κά ε ειτουρ ίας σε ένα συ κεκριμένο στι μιότυπο του τύπου πόρ ν στο οποίο δρομο ο ή ηκε. Μοντε οποίηση της περι ραφής σ εδιασμού Για τη με οδο ο ία της σύν εσης ρησιμοποιείται η ώσσα ψη ού επιπέδου C. Οι σ εδιαστές προτιμούν τις ώσσες υψη ού επιπέδου όπ ς η C αντί της ώσσες περι ραφής συμπεριφοράς υ ικού (HDLs) αφού δίνουν στο σ εδιαστή περισσότερη ε ευ ερία ια την περι ραφή μιας συμπεριφοράς και επίσης, επιτρέπει τη διευκρίνιση μιας συμπεριφοράς ρίς επτομέρειες υ οποίησης υ ικού και ο ισμικού. Αυτό είναι μια σημαντική προϋπό εση τ ν προδια ραφών επιπέδ ν του συστήματος δεδομένου ότι οι στό οι στην προδια ραφή δεν έ ουν ριστεί ακόμα στα τμήματα υ ικού και ο ισμικού. Η περι ραφή εισόδου C στη με οδο ο ία μας είναι ένας διαδο ικός κατά ο ος δη ώσε ν. Οι δη ώσεις μπορούν να είναι εκφράσεις ειτουρ ίας, δομές if-then-else και switch-case και δομές ρό ν (for, while, do-while). Εκτός από τις διαδικασίες που υποστηρίζονται από τη C, υποστηρίζονται επίσης Boolean ε έ ους. Αυτοί οι έ ε οι Boolean παρά ονται με τη σύ κριση ή σ εσιακούς ε έ ους όπ ς <, ==,, κτ.. Οι σύν ετες εκφράσεις αποσυν έτονται σε εκφράσεις τριών διευ ύνσε ν (του τύπου a = b + c). Κά ε έκφραση τριών-διευ ύνσε ν κα είται ειτουρ ία και αντιπροσ πεύεται από ένα αφηρημένο δέντρο σύνταξης. Η ροή ε έ ου και η ροή δεδομέν ν κατα ράφεται στην περι ραφή εισόδου ρησιμοποιώντας ένα ράφο ροής ε έ ου (Control Flow Graph - CFG) και ενός ράφου ροής δεδομέν ν (Data Flow Graph - DFG). Επίσης κατα ράφεται η δομή του προ ράμματος στην περι ραφή εισόδου ρησιμοποιώντας μια ιεραρ ική ενδιάμεση περι ραφή που ονομάζεται ράφος ιεραρ ικοποίησης στό ν (Hierarchical Task Graph - HTG). Οι κόμ οι αυτών τ ν τριών ράφ ν διαμορφώνουν 25

26 ένα ράφο με 3 επίπεδα έτσι ώστε υπάρ ει μια σ έση μεταξύ τ ν κόμ ν κά ε διαδο ικού επιπέδου. Οι ράφοι με επίπεδα ορίζονται ς εξής: Ορισμός 2.1. Ένας γράφος κ-επιπέδων είναι ένας συνδεδεμένος γράφος στον οποίον οι κόμβοι (vertices) χωρίζονται σε κ-σύνολα L = L 1,..., L k και οι ακμές εκτείνονται μεταξύ των κόμβων διαδοχικών επιπέδων i i και I i 1. Σ αυτή την περίπτ ση το πάν επίπεδο αποτε είται από κόμ ους από τον ράφος ιεραρ ικοποίησης στό ν (HTG), οι κόμ οι στο επόμενο επίπεδο από το ράφο ροής ε έ ου (CFG) και στο κατώτερο επίπεδο κόμ οι από το ράφο ροής δεδομέν ν (DFG). Μοντε οποίηση τ ν εξαρτήσε ν δεδομέν ν Υπάρ ουν τέσσερις τύποι εξαρτήσε ν δεδομέν ν που μπορούν να υπάρξουν μεταξύ τ ν ειτουρ ιών op i και op j : 1. εξαρτήσεις ροής ή διά ασμα μετά από ράψιμο (read-after-write): Η ειτουρ ία op j δια- άζει το αποτέ εσμα που ράφεται από τη ειτουρ ία op i. 2. εξαρτήσεις αντί ή ράψιμο μετά από διά ασμα (write-after-read): Η ειτουρ ία op j ράφει σε μια μετα ητή μετά που δια άζεται από τη ειτουρ ία op i. 3. εξαρτήσεις εξόδου ή ράψιμο μετά από ράψιμο (write-after-write): Η ειτουρ ία op j ράφει στην ίδια μετα ητή μετά που ράφεται από τη ειτουρ ία op i. 4. εξαρτήσεις εισόδου ή διά ασμα μετά από διά ασμα (read-after-read): Η ειτουρ ία op j δια άζει μια μετα ητή μετά που δια άζεται από τη ειτουρ ία op i. Από αυτές, οι εξαρτήσεις εισόδου (read-after-read) δεν επηρεάζουν τη ρονοδρομο ό ηση του σ εδίου. Για να διατυπώσουμε το πρό ημα σ εδιασμού, ρησιμοποιούμε μόνο τις εξαρτήσεις ροής δεδομέν ν. Μια εξάρτηση ροής δεδομέν ν κα ορίζει πότε μια ειτουρ ία μπορεί να αρ ίσει την εκτέ εση - εάν η ειτουρ ία op j έ ει μια εξάρτηση ροής με την op i, τότε η op j μπορεί να αρ ίσει να εκτε είται μόνο αφού έ ει τε ειώσει η εκτέ εση της op i. Μπορούμε να κα ορίσουμε ένα ράφο ροής δεδομέν ν που κατα ράφει τις εξαρτήσεις ροής ς εξής: Ορισμός 2.2. Ο γράφος ροής δεδομένων είναι ένας κατευθυνόμενος ακυκλικός γράφος G DF G (Ops, E data ) όπου το σύνολο των κόμβων Ops = {op i, i = 1,..., n ops } είναι το σύνολο από n ops λειτουργιών στο σχέδιο και το σύνολο των ακμών E data = {(op i, op j ); i, j = 1,..., n ops } αποτελεί τις εξαρτήσεις ροής δεδομένων. Μια κατευθυνόμενη ακμή e ij = (op i, op j ) υπάρχει στο σύνολο των ακμών E data εάν τα δεδομένα που παράγονται από τη λειτουργία op i διαβάζονται από τη λειτουργία op j. Στο σ ήμα 2.4(b) παρουσιάζεται o ράφος ροής δεδομέν ν που αντιστοι εί στο κώδικα C του σ ήματος 2.4(α). Οι ειτουρ ίες στο ράφο ροής δεδομέν ν (DFG) δεί νονται από τους κυκ ικούς κόμ ους με το σύμ ο ο της ειτουρ ίας μέσα σ αυτούς. Οι αρι μοί στο DFG αντιστοι ούν στους αρι μούς τ ν ραμμών του κώδικα C. Η έκφραση σε κά ε κόμ ο ειτουρ ίας απο ηκεύεται ς αφηρημένο δέντρο σύνταξης. Βε τί ση της απεικόνισης της σ εδίασης με τη διατήρηση τ ν ονομάτ ν τ ν μετα ητών Η διατήρηση μόνο τ ν εξαρτήσε ν ροής δεδομέν ν σημαίνει ότι οι π ηροφορίες ια τη μετα ητή τα ονόματα από την αρ ική περι ραφή απορρίπτονται. Αυτό εξασ ενίζει τη δυνατότητα να συσ ετίσει η περι ραφή εισόδου την ενδιάμεση αντιπροσώπευση και τον τε- ικό κώδικα εξόδου που παρά ονται μετά από τη σύν εση. Αυτό, στη συνέ εια, εμποδίζει την απεικόνιση τ ν αποτε εσμάτ ν της εφαρμο ής μετασ ηματισμών στο σ έδιο έναντι της αρ ικής περι ραφής εισόδου. 26

27 Σ ήμα 2.4: (a) Παράδει μα περι ραφής σε C και (b) Ο αντίστοι ος ράφος ροής δεδομέν ν (DFG). [Gupt04] Στο σ ήμα 2.5(a) φαίνεται ένα παράδει μα περι ραφής σε C κώδικα και στο 2.5(b) ο αντίστοι ος ράφος ροής δεδομέν ν (DFG). Μια πι ανή ρονοδρομο ό ηση φαίνεται στο σ ήμα 2.5(c), όπου οι ειτουρ ίες 1 και 3 και οι ειτουρ ίες 2 και 4 ταυτό ρονα. Ο αντίστοι ος κώδικας εξόδου σ αυτή τη ρονοδρομο ό ηση της σ εδίασης, στον οποίο μόνο οι εξαρτήσεις ροής δεδομέν ν διατηρούνται παρουσιάζεται στο σ ήμα 2.5(d). Σ αυτό τον κώδικα εξόδου, είναι ανα καίο να δημιουρ η ούν καινούρ ιες μετα ητές στις οποίες α απο ηκευτεί το αποτέ εσμα κά ε ειτουρ ίας στο ρονοδρομο ο ημένο σ έδιο ε ονός το οποίο καταντά δύσκο ο να συσ ετιστούν οι δη ώσεις τ ν ειτουρ ιών αυτού του κώδικα εξόδου με τις δη ώσεις ειτουρ ιών του κώδικα εισόδου. Αν διατηρη ούν οι εξαρτήσεις δεδομέν ν εκτός-ροής, μπορεί να παρα εί ο κώδικας εξόδου που παρουσιάζεται στο σ ήμα 2.5(e). Σ αυτό τον κώδικα, οι μετα ητές στις οποίες ράφει η κά ε ειτουρ ία διατηρούνται όπ ς στον αρ ικό κώδικα. Παρατηρώντας τον κώδικα, φαίνεται ότι η ταυτό ρονη εκτέ εση τ ν ειτουρ ιών 1 και 3, απαιτεί την μετονομασία της μετα ητής αποτε έσματος της ειτουρ ίας 3 σε m1. Μια ειτουρ ία αντι ραφής, η ειτουρ ία 5, από τη νέα μετα ητή m1 στη μετα ητή m από τον αρ ικό κώδικα, εισά εται όπ ς φαίνεται και στο σ ήμα 2.5(e). Έτσι, η ειτουρ ία 4 μπορεί να εκτε εστεί ταυτό ρονα με τις ειτουρ ίες 2 και 5 ρησιμοποιώντας τη νέα μετα ητή m1 έπειτα από εφαρμο ή δυναμικής μετονομασίας μετα ητών. Επομέν ς, ένα πέρασμα ανά υσης τ ν εξαρτήσε ν δεδομέν ν ρησιμοποιείται ια να κατα ράψει το π ήρες σύνο ο τ ν εξαρτήσε ν δεδομέν ν που υπάρ ουν στην περι ραφή εισόδου και τε νικές όπ ς η δυναμική μετονομασία μετα ητών ρησιμοποιούνται ια να οη ήσουν στην μεί ση τ ν περιορισμών που επι ά ονται από αυτές τις εξαρτήσεις. Μοντε οποίηση της ροής ε έ ου Η παρουσία δομών με όρους (conditional) και ρό ους οδη εί στην έννοια της ροής ε έ ου μέσ του σ εδίου. Κατά τη διάρκεια της εκτέ εσης του προ ράμματος, όταν παρουσιαστεί μια ειτουρ ία όρου, η ροή ε έ ου διακ αδίζεται σε δύο ροές ε έ ου, ασισμένες εάν ο όρος αποτιμη εί ς α η ής ή ψευδής. Στο τέ ος της δομής όρου ή ρό ου, οι δύο ροές ε έ ου συ κ ίνουν ή συ νεύονται σε ένα νήμα ροής ε έ ου. Οι δομές if-then-else, ς εκ τούτου, προσ έτουν δύο τύπους κόμ ν ε έ ου στο ράφο σ εδίου, ένα κόμ ος διαχωρισμού (fork node) και ένα κόμ ο ένωσης (join node). Οι κόμ οι δια - 27

28 Σ ήμα 2.5: (a) Παράδει μα περι ραφής σε C. (b) Ο αντίστοι ος ράφος ροής δεδομέν ν (DFG). (c) O ράφος DFG μετά από τη ρονοδρομο ό ηση: οι ειτουρ ίες 1 και 3 και οι ειτουρ ίες 2 και 4 εκτε ούνται ταυτό ρονα. (d) O ρονοδρομο ο ημένος κώδικας εξόδου που παρά εται ρίς να διατηρούνται οι εξαρτήσεις δεδομέν ν εκτός-ροής. (e) Ο κώδικας εξόδου που παρά εται αν οι εξαρτήσεις δεδομέν ν εκτός-ροής διατηρούνται Λειτουρ ίες στην ίδια ραμμή δη ώνουν την ταυτό ρονη εκτέ εση τους. [Gupt04] ρισμού δη ώνουν το σημείο στο οποίο ένας όρος προκα εί τη ροή ε έ ου να διακ αδ εί σε πο απ ά μονοπάτια ε έ ου. Αντι έτ ς, κόμ οι έν σης συ νεύουν σημεία τ ν πο απ ών μονοπατιών ροής ε έ ου. Η παρουσία ροής ε έ ου εισά ει την έννοια τ ν ασικών κομματιών (blocks). Ένα ασικό κομμάτι είναι μια ακο ου ία δη ώσε ν από την περι ραφή εισόδου ρίς conditionals ή τους ρό ους μεταξύ τους. Σε μια ενική περι ραφή ενός προ ράμματος σε C, η παρουσία α μάτ ν στον κώδικα μπορεί να οδη ήσει σε μια αυ αίρετη ροή ε έ ου μεταξύ τ ν ασικών κομματιών. Γι αυτό και είναι ανα καίος κώδικας ο οποίος είναι συν έσιμος και οδη εί ράφους που ανά ονται στη επι υμητή μορφή. Αυτό σημαίνει ότι τα ά ματα επιτρέπονται στον κώδικα εφόσον ο ράφος ροής ε έ ου είναι ένας ανα ώ ιμος ράφος. Στο μοντέ ο της ροής ε έ ου, κά ε ασικό κομμάτι μπορεί να έ ει δύο μονοπάτια εισόδου ε έ ου που αντιστοι εί σε ένα κόμ ο έν σης και δύο μονοπάτια εξόδου ε έ ου που αντιστοι ούν σε ένα κόμ ο δια ρισμού. Ένα τμήμα του κώδικα με περισσότερες από δύο πορείες που προέρ ονται από έναν κόμ ο δια ρισμού μπορεί να μετατραπεί σε αυτό το μοντέ ο με κατ επανά ηψη ρισμό τ ν πο απ ών κόμ ν δια ρισμού σε κόμ ους δια ρισμού δύο εξόδ ν. Παραδεί ματος άριν, μια δή ση switch-case μπορεί να μετατραπεί στο πο απ ά if-then-else δη ώσεις. Οι κόμ οι έν ση μπορούν ομοί ς να μετατραπούν σε κόμ- ους έν σης δύο εισόδ ν. Ένας ρό ος με τα πο απ άσια σημεία εξόδ ν μπορεί να μετατραπεί σε έναν ρό ο ενιαίας εξόδου με την παρεμ ο ή ενός κενού ασικού κομματιού που ενερ εί ς σημείο εξόδου ια ό ες τις εξόδους ρό ν. Οι πορείες εξόδου ε έ ου ενός ασικού κομματιού έ ουν έναν όρο α η ή ή ψευδή που συνδέεται με αυτούς, συνεπώς αυτές οι πορείες ε έ ου είναι ν στές ς α η ής πορεία και ψευδής πορεία. Τα ασικά κομμάτια που δεν έ ουν έναν υπό όρους έ ε ο (κανένα δια ρισμό ροής ε έ ου), έ ουν μόνο μια προκα ορισμένη α η ή πορεία εξόδου. Τα ασικά κομμάτια που είναι και τα τε ευταία στο σ έδιο δεν έ ουν οποιεσδήποτε πορείες ε έ ου ια έξοδο. Ομοί ς, το πρώτο ασικό κομμάτι στο σ έδιο (που κα ορίζεται πιο κάτ ) που αντιστοι εί στο πρώτο σημείο εισόδ ν στο σ έδιο δεν έ ει ια είσοδο κάποιες πορείες ε έ ου. Ο ορισμός ια το ράφο ροής ε έ ου που κατα ράφει τις π ηροφορίες ροής ε έ ου μεταξύ 28

29 τ ν ασικών κομματιών είναι ο ακό ου ος: Ορισμός 2.3. Ο γράφος ροής ελέγχου είναι είναι ένας κατευθυνόμενος γράφος G CF G (BB, E control ), όπου το σύνολο των κόμβων BB = {bb i, i = 1, 2,..., n bbs } είναι το σύνολο από n bbs βασικών κομματιών στο σχέδιο και το σύνολο των ακμών E control = {(bb i, bb j ); i, j = 1, 2,..., n bbs } αντιστοιχεί στις ροή ελέγχου μεταξύ βασικών κομματιών. Επίσης, υπάρχει και ένα αρχικό βασικό κομμάτι bb 0 ɛbb από το οποίο προέρχονται όλες οι πορείες (μονοπάτια) στο γράφο ροής δεδομένων; bb 0 μπορεί να ληφθεί από το F irstbb(g CF G ). Κάθε ακμή έχει μία ετικέτα L Cond = {T edge, F edge } με την οποία καθορίζεται εάν η ακμή είναι μία αληθής πορεία ή ψευδής πορεία. Μία κατευθυνόμενη ακμή e ij = (bb i, bbj) υπάρχει στο σύνολο E control εάν το βασικό κομμάτι bb i είναι προκάτοχο (predecessor) του βασικού κομματιού bb j. To βασικό κομμάτι bb j αποτελεί το διάδοχο του bb i. Σ ήμα 2.6: (a) Παράδει μα περι ραφής σε C και (b) Ο αντίστοι ος ράφος ροής ε έ ου (CFG). [Gupt04] Στο σ ήμα 2.6 φαίνεται η αναπαράσταση κώδικα C σε ράφο ροής ε έ ου. Κά ε ακο ου ία από ειτουρ ίες στον πη αίο κώδικα ρίς κάποια ροή ε έ ου μεταξύ τους α ροίζεται σε ένα ασικό κομμάτι (όπ ς εμφανίζονται και με σκιασμένα κουτιά στο σ ήμα 2.6(a)). H ροή ε έ ου μεταξύ αυτών τ ν ασικών κομματιών φαίνεται στον αντίστοι ο ράφο ροής ε έ ου στο σ ήμα 2.6(b). Αυτά τα ασικά κομμάτια ονομάζονται από bb 0 μέ ρι και bb 5. Ένα τρί νο δεί νει ένα έ ε ο συν ήκης Boolean ή ένα δια ρισμό στη ροή ε έ ου με μία πορεία α η ή και μία πορεία ψευδή. Ό ες οι ά ες ακμές ε έ ου είναι προκα ορισμένες α η ής και η ετικέτα L Cond παρα είπεται. Απεικόνιση μεταξύ ροής δεδομέν ν και ροής ε έ ου Ορισμός 2.4. Δοθέντος ενός γράφου ροής δεδομένων G DF G (Ops, E data ) και ενός γράφου ροής ελέγχου G CF G (BB, E control ) όπως ορίζονται στα 2.2 και 2.3 υπάρχει απεικόνιση πολλά-σε-ένα για τις λειτουργίες στα βασικά κομμάτια BB Ops : V OP BB. Ένα βασικό κομμάτι στο οποίο μία λειτουργία op i ανήκει μπορεί να ληφθεί από BB Ops = bb i op i ɛ O ps, όπως το bb j ɛ BB. Ο συνδυασμένος ράφος ροής δεδομέν ν και ε έ ου φαίνεται στο σ ήμα 2.7(d) μαζί με την αρ ική περι ραφή ια τους ράφους ροής δεδομέν ν και ροής ε έ ου. 29

30 Σ ήμα 2.7: (a) Παράδει μα περι ραφής σε C και (b) Ο αντίστοι ος ράφος ροής δεδομέν ν (DFG). [Gupt04] Μοντε οποίηση πόρ ν υ ικού, Συ ρονισμού και τ ν τύπ ν δεδομέν ν Εκτός από την περι ραφή σ εδίου, τα ερ α εία σύν εσης υψη ού επιπέδου ρειάζονται τις π ηροφορίες ια τους πόρους υ ικού που διατί ενται ια να σ εδιάσουν το σ έδιο και το συ - ρονισμό αυτών τ ν πόρ ν. Ανα καίες είναι επίσης οι π ηροφορίες ια τους τύπους στοι εί ν προκειμένου να παρα εί ο κώδικας παρα ής σε μια ώσσα περι ραφής υ ικού (HDL), όπ ς εξη είται στο επόμενο τμήμα. Μοντε οποίηση τύπ ν δεδομέν ν Η ώσσα προ ραμματισμού C υποστηρίζει διάφορους τύπους στοι εί ν συμπερι αμ ανομένου τ ν ακέραι ν αρι μών, αρι μών με κινητή υποδιαστο ή, αρακτήρ ν και παρα α ών αυτών όπ ς short, long, double κ. π. Επιπ έον, κά ε ένας από αυτούς τους τύπους στοι εί ν μπορεί να έ ει ή και ό ι πρόσημο. Στη μοντε οποίηση ια το ερ α είο του SPARK επιτρέπεται στο σ εδιαστή να κα ορίσει τη σειρά τ ν διάφορ ν τύπ ν στοι εί ν ς πίνακα σε ένα αρ είο περι ραφής υ ικού. Αυτός ο πίνακας έ ει τρεις στή ες: ο τύπος στοι εί ν, το αμη ότερο εύρος στοι εί ν και το ανώτερο εύρος στοι εί ν. Ένα παράδει μα ενός πίνακα τύπ ν δεδομέν ν παρουσιάζεται στον πίνακα 2.1. Σε αυτόν τον πίνακα, κα ορίστηκε ότι οι μετα ητές του τύπου integer (ακέραιος αρι μός) κυμαίνονται από έ ς αυτό αντιστοι εί δεκαεξάμπιτο (16 bit) Boolean στο υ ικό. Επίσης, αυτός ο ίδιος πίνακας μπορεί να ρησιμοποιη εί ια να κάνει τις κατα ρήσεις ια τις συ κεκριμένες μετα ητές από την περι ραφή εισόδου. Αυτό επιτρέπει στο σ εδιαστή ια να ρησιμοποιήσει τη νώση του ια το σ έδιο ια να παρέ ει τους περιορισμούς στο εύρος τ ν μετα ητών. Παραδεί ματος άριν, στον πίνακα 2.1, έ ει κα οριστεί ότι η μετα ητή myvariable στην περι ραφή σ εδίου έ ει εύρος από 0 έ ς 15. Το ερ α είο σύν εσης μπορεί να ρησιμοποιήσει αυτές τις π ηροφορίες ια να παρα ά ει 4 μπιτ (4 bit) Βοοlean στο υ ικό ια αυτήν την μετα ητή αντί δεκαεξάμπιτου 30