Sabirači/oduzimači, množači, Aritmetički komparatori, ALU Vanr.prof.dr.Lejla Banjanović- Mehmedović Standardne digitalne komponente (moduli) Složeni digitalni sistemi razlaganje funkcije na podfunkcije Standardni digitalni moduli -obavljaju funkcije za koje je uočeno da su korisne za veliki broj različitih primjena Dostupne su u vidu integrisanih kola ili bibliotečkih komponentii kao takve spremne za direktnu ugradnju u sistem koji se projektuje. Kombinacione i sekvencijalne komponente 1
Kombinacione komponente Većina digitalnih sistema projektovana za obradu i/ili transformaciju podataka. Aritmetičke i logičke operacije, kodiranje i dekodiranje podataka, reorganizaciju podataka... Kombinacione komponente, osobina: izlazne vrijednosti zavise isključivo od tekućih (trenutnih) ulaznih vrednosti. Nakon svake promjene ulaznih vrijednosti, na izlazu se javljaju nove izlazne vrijednosti sa kašnjenjem Δt koje je neophodno da bi se izračunao novi rezultat. Ne posjeduju osobinu pamćenja Polusabirač Sabirač/Oduzimač Množač Aritmetički komparator Dekoder Koder Multiplekser Demultiplekser 2
Operacije sabiranja, oduzimanja i množenja Osnovna kola u binarnoj aritmetici su sabirači. Operacija oduzimanja se realizuje sabiranjem u drugom komplementu. Operacija množenja se često izvodi korištenjem sabiračkih kola. Osnovnu jedinicu složenijih sabirača čine polusabirači (eng. half-adder, HA),koji sabiraju dva jednobitna binarna broja prema tabeli. Polusabirač Najmanje značajan bit u rezultatu: ex-or (sf ) Najznačajniji bit (c. engl.: carry): prenos i formira ulaz za sljedeći stepen. a). Kombinaciona tabela polusabirača i b). njegova logička šema 3
Sabirač Nedostatak polusabirača: ne mogu se povezati u kaskadu da bi sabirali višebitne brojeve. Potrebno vršiti sabiranje bita prenosa iz prethodnog polusabirača sa bitovima sljedećeg polusabirača. Ovo je realizovano sa potpunim sabiračem (eng. Full- Adder, FA) za koji važe sljedeće jednačine: a). Logička šema potpunog sabirača i (b)njegova šematska oznaka. Sabirač Kaskadnom vezom potpunih sabirača moguće sabiranje višebitnih brojeva. Formiranje zbira date mreže se vrši paralelno, s tim da se bitovi prenosa prostiru serijski kroz pojedine module sabirača što značajno usporava rad kola. Postoje kola koja pomoću dvostepene logičke mreže određuju da li se može očekivati bit prenosa kod nekog bita, što značajno ubrzava rad sabirača. Sabiranje dva četvorobitna broja kaskadnom vezom potpunih sabirača. 4
Sabirač/oduzimač Za oduzimanje, omogućavamo kontrolni signal (ulaz). Primjer više-funkcionalnog kola Sabirač/oduzimač 5
Množač Digitalni množač se može realizirati pomoću: Kombinacione logike Sekvencijale logike Kombinaciona mreža koja množi dva dvobitna broja korištenjem polusabirača (eng. half adder, HA) Hardverska izvedba množača 6
Aritmetički komparatori Upoređivanje dva binarna broja je zadatak koji se često javlja u digitalnim sistemima. Rezultat komparacije je jednakost dva broja, ali operaciju komparacije je moguće proširiti i na određivanje relacije koji je broj veći ili manji u slučaju nejednakosti. Aritmetički komparatori AGTB (engl.: greater then) je 1 samo ako je a > b AEQB (engl.: equal) je 1 ako je a = b ALTB (engl.: less then) je 1 ako je a < b (a) Kombinaciona tabela jednobitnog univerzalnog komparatora i (b) njegova logička šema. 7
Aritmetički komparatori Krajnji cilj u vezi komparatora je projektovanje takvih kola koja vrše komparaciju višebitnih brojeva. Kaskadno povezivanje aritmetičkih komparatora ALU ALU kombinaciono kolo, kombinuje neka uobičajena logička kola u jednom bloku. ALU ulazi: 2 N-bitna bus-a, carry-in, M selektnih linija, koje selektuju između 2M ALU operacija ALU izalazi uklučuju Nbitni bus za funkcijski izlaz carry out. 8
Implementacija ALU ALU dizajnirana za realizaciju različitih aritmetičkih i logičkih operacija u procesorima: Aritmetičke: sabiranje, oduzimanje, množenje, inkrement, dekrement, šiftanje, rotiranje, Logičkih funkcija: AND, OR, XOR, XNOR, INV, CLR (for clear), PASS (za proslijeđivanje nepromjenjene vrijednosti). Realizacija: K-mape korištene za realizaciju minimalnog broja log. Krugova; mux-ovi (8:1 mux za F) i 4:1 mux zacout) Implementacija ALU Realizacija: K-mape korištene za realizaciju minimalnog broja log. Krugova; mux-ovi (8:1 muxzaf) i 4:1 muxzacout) 9