Slika 1.1 Tipičan digitalni signal

Transcript

1 1. DIGITALNA KOLA Kola u digitalnim sistemima i digitalnim računarima su napravljena da rade sa signalima koji su digitalne prirode, što znači da ovi signali mogu da imaju samo dve moguće vrednosti u datom trenutku. Slika 1.1 pokazuje tipične digitalne talasne oblike koji se najčešće kreću između 0 volti (V) i +5V. Ovim naponskim nivoima su dodeljene binarne vrednosti 0 i 1, respektivno. Ove 0 i 1 reprezentacije se nazivaju logički nivoi. Iako su logički nivoi na sl 1.1 prikazani tačno kao 0V i +5V, u realnim sistemima svaki logički nivo će predstavljati opseg napona. Na primer, logička 0 (često nazvana nizak nivo) može da bude bilo koji napon između 0 V i +0.8V, i logičko 1 (takođe nazvan visok nivo) može da varira od +3V do +5V. Ovo je opseg logičkih nivoa za skup (familiju) integrisanih kola sa tranzistor - tranzistor logikom (TTL kola). Slika 1.1 Tipičan digitalni signal U digitalnim računarima, digitalni naponski nivoi mogu da predstavljaju različite stvari. Jedan digitalni naponski signal može da reprezentuje jedan bit binarnog broja, jedan bit nekog binarnog koda (npr. BCD, ASCII), logički ili upravljački nivo signala, status nekih događaja, ili nekoliko drugih mogućnosti. Nezavisno od toga šta digitalni ili logički signal reprezentuje, kola koja rade sa ovim signalima se nazivaju digitalna logička kola. U ovom poglavlju će biti

2 Mikroračunari ukratko objašnjena sva logička kola potrebna za razumevanje i upotrebu računara. 1.1 PARALELNI I SERIJSKI PRENOS Generalno je potrebno slati signale koji predstavljaju potpune binarne brojeve koji se sastoje od nekoliko bitova iz jednog dela sistema u drugi. Postoje u osnovi dva načina na koji se to može uraditi: paralelni prenos i serijski prenos. U paralelnoj reprezentaciji ili prenosu binarnih brojeva (ili kodova), svaki bit je izveden iz posebnog izlaza kola i poslat preko posebne linije. Slika 1.2A ilustruje predstavljanje 5-bitnog broja. Slika 1.2 Paralelni i serijski prenos brojeva Svaki izlaz kola predstavlja jednu binarnu cifru (bit) i može da bude bilo 0V, (binarno 0) ili 5V (binarno 1). Pet izlaza kola se pojavljuje 2

3 1. Digitalna kola istovremeno, tako da je u svakom trenutku kompletan binarni broj dostupan na izlazima. Na slici 1.2A je predstavljen binarni broj U serijskom prenosu, koji je ilustrovan na slici 1.2B, za prenos binarnog broja koristi se samo jedna signalna izlazna linija. Izlazna linija šalje različite bitove jedan po jedan. Lako je uočiti, da je potrebna neka vrsta tačno definisanih trenutaka vremena (timing), da bi se mogla napraviti razlika između različitih bitova. Na slici se koristi takt signal da bi obezbedio sekvencioniranje. Takt signal je važan deo većine digitalnih sistema i koristi se da bi se definisali tačni trenuci vremena za izvršavanje operacija. U serijskom prenosu, svaki put kada se takt impuls pojavi, izlazni signal se menja u sledeći bit binarnog broja. Na slici 1.2B, izlazna sekvenca su bitovi (uočimo da vreme raste sleva na desno). Stvarni binarni broj koji se prenosi je 11010, pošto se bit najmanje težine šalje prvi. 1.2 LOGIČKA KOLA Logička kola su digitalna kola koja imaju dva ili više logičkih ulaza i daju jedan izlaz sa logičkim nivoom koji je određen logičkim nivoima koji se pojavljuju na ulazu. Slika 1.3 pokazuje svako od osnovnih logičkih kola, njihovu matematičku reprezentaciju i izlazni nivo u zavisnosti od različitih kombinacija ulaznog nivoa. ILI kola daju na izlazu logičko 1 kada je bilo koji ulaz na nivou 1. NJegova matematička reprezentacija je G=A+B, gde + predstavlja ILI operaciju, a ne obično sabiranje. Za troulazno ILI kolo, bilo bi G=A+B+C i tako dalje, za više ulaza. I kola rade na taj način da će izlaz biti na logičkom 1 samo kada su svi ulazi na 1. Matematička reprezentacija za dvoulazna I kola je G=AB, isto kao obično množenje. Za tri ulaza, biće G=ABC i tako dalje, za više ulaza. NE kola imaju samo jedan ulaz. često se nazivaju invertori i daju izlaz čiji je logički nivo uvek suprotan od ulaznog logičkog nivoa. 3

4 Mikroračunari Slika 1.3 Osnovna logička kola Matematički izraz za ovu operaciju je G= A. Nadvučeno uvek ukazuje na inverziju operacije (NE). NILI kolo kombinuje I i NE operacije, takav da će izlaz biti 0 samo kada su svi ulazi 1. NJegova matematička predstava je G= AB, koja ukazuje da ulazi A i B su prvo u međusobnoj I operaciji, a zatim je 4

5 1. Digitalna kola rezultat invertovan. Tako NI kola uvek daju izlaz koji je inverzan (suprotan) od I kola. NILI kolo kombinuje ILI i NE operacije tako da će izlaz biti 0 kada je bilo koji ulaz 1. NJegova matematička reprezentacija je X= A + B, što ukazuje da se prvo izvrši ILI operacija nad ulazima A i B, a zatim rezultat invertuje. NILI kolo uvek daje izlazni logički nivo koji je inverzan od ILI kola. EKSKLUZIVNO ILI kolo daje 1 na izlazu samo kada su ulazi na različitim logičkim nivoima. EKS ILI kolo uvek ima dva ulaza, i matematička reprezentacija njegovog izlaza je X= A B EKSKLUZIVNO NILI kolo je inverzno od EKS ILI kola. Ono daje 1 na izlazu samo kada su ulazi na istom logičkom nivou. Matematička reprezentacija EKS NILI izlaza je X= A B. 1.3 LOGIČKI EKVIVALENTI Iste logičke operacije mogu da se primene na više načina. Uobičajen primer je prikazan na slici 1.4A, gde je I operacija implementirana sa dva NI kola i ILI operacija je implementirana sa dva NILI kola. U svakom od ovih slučajeva, drugo kolo se koristi kao NE kolo. Dva manje uočljiva ekvivalenta su prikazana na slikama 1.4B i V. Na slici 1.4B, vidi se da su NI kola ekvivalentna sa ILI kolima koja imaju invertore na svakom ulazu. Mali krug na ILI kolu predstavlja inverziju operacije i ponaša se kao NE kolo. Ove dve reprezentacije, iako ekvivalentne, mogu se interpretirati različito kao što je prikazano na dijagramu. Odluka koja reprezentacija će biti upotrebljena u šemi logičkih kola zavisi od toga koja izlazna stanja su normalna, a koja su u aktiviranom stanju. Na primer, ukoliko je izlaz normalno visok za vreme rada kola, i pada na nizak nivo kada je pobuđen - aktivan, samo u određenim trenucima vremena, koristi se način prezentiranja na desnoj strani. Drugim rečima, kada je izlazni signal normalno nizak, a postaje visok kada je aktiviran (samo u određenim trenucima vremena), koristi se reprezentacija sa desne strane. 5

6 Mikroračunari Slika 1.4 Ekvivalenti logičkih kola Ista ideja se koristi i za druge logičke operacije, kao što je ILI operacija prikazana na slici 1.4V. Ponovo, obe reprezentacije su ekvivalentne za ILI reprezentaciju. Reprezentacija (a) se koristi kada je stanje visokog naponskog nivoa aktivno izlazno stanje, a reprezentacija (b) se koristi kada je nisko stanje aktivno izlazno stanje. 1.4 FAMILIJE INTEGRISANIH LOGIČKIH KOLA Tri važne karakteristike integrisanih kola su brzina rada, potrošnja i gustina pakovanja (broj elemenata u čipu). Brzina rada. Bipolarna familija logičkih kola ima najbolje parametre sa ECL (Emitter Coupled Logic) kolima kao najbržim, iza kojih su [otkijeva TTL kola, I 2 L (Integrated Injection Logic) i konvencionalna TTL kola. MOS familija je sporija, sa CMOS kolima 6

7 1. Digitalna kola koja su najbrža, a iza kojih su PMOS i NMOS kola. U novije vreme CMOS kola dostižu brzine bipolarnih. Potrošnja. CMOS su najbolja od napred pomenutih kola, za njima I 2 L, TTL sa malom potrošnjom, PMOS i NMOS. ECL i [otkijeva TTL familija troše (rasipaju) najviše energije. Gustina pakovanja. NMOS je vođa u ovoj oblasti, za njim su CMOS pa TTL i ECL. 1.5 LOGIKA TRI STANJA Do unatrag nekoliko godina, sva digitalna kola imala su izlaze koji su imali jedan od dva naponska nivoa. Razvoj računara sa zajedničkom magistralom (bus organizacija) doveo je do razvoja logičkih sklopova koji imaju tri različita izlazna stanja. Ovi sklopovi, koji se nazivaju sklopovi sa tri logička stanja (Tri-State-Logic), imaju treće izlazno stanje kao dodatak logici visokog i niskog naponskog nivoa. Treće stanje se naziva stanje visoke impedanse, ili visoko-z stanje. Slika 1.5 pokazuje simbole sklopa sa tri logička stanja (TSL) i rad ekvivalentan kolu Ulaz selekt (enable-ulaz koji omogućava da ovo kolo radi) određuje izlaznu operaciju tako da se izlaz ponaša bilo kao TTL izlaz (selekt=0) ili kao kolo visoke impedanse (selekt=1). U stanju kada je selektovano, kolo se ponaša tačno kao bilo koji logički bafer izlaz, proizvodeći izlazni naponski nivo ekvivalentan ulaznom logičkom nivou. U stanju kada nije selektovano, deselektovano (disable-stanju visoke impedanse), izlazni terminal se ponaša kao da je otkačen od bafera; drugim rečima, ponaša se kao da je otvoreno kolo. Selekt ulaz na slici 1.5A je aktivan nizak, kao što je naznačeno malim krugom na simbolu sklopa. Ovo znači da je baferski izlaz selektovan kada je "selekt" nizak. Neki baferi tri stanja, kao što je 74126, imaju aktivan visoki naponski nivo na selekt ulazu, tako da su njihovi izlazi selektovani kada je selekt visok. Baferi sa tri stanja se obično koriste u aplikacijama gde nekoliko logičkih signala treba da se poveže na zajedničku liniju koja se naziva 7

8 Mikroračunari zajednička magistrala (bus). Iako ćemo ovo ispitati sa više detalja kasnije, možemo uočiti osnovnu ideju sa slike 1.5B. Slika 1.5 (A) Baferi sa tri stanja (B) tipična organizacija na magistrali Ovakva organizacija dozvoljava nam da šaljemo bilo koji od tri signala (A,B,C) preko magistrale ka drugim kolima selektujući (aktivirajući) samo taj bafer koji odgovara željenom signalu. Ukoliko je u datom trenutku više od jednog bafera selektovano, više izlaza bafera će biti aktivno; što proizvodi signal na magistrali kao kombinaciju više signala - neodređeno stanje. Situacija nije poželjna i naziva se "sukob" na magistrali. Ovo može takođe proizvesti oštećenje baferskih izlaznih kola, što je posledica dodatne struje kada jedan izlaz pokušava da ostane na niskom naponskom nivou, dok drugi pokušava da bude na visokom naponskom nivou. 8

9 1. Digitalna kola 1.6 FLIP-FLOP Logička kola proizvode izlaze koji zavise samo od trenutnog logičkog stanja njegovih ulaza. Digitalni sistemi takođe zahtevaju logička kola koja mogu da proizvedu izlaze koji zavise od prethodnog stanja ulaza, drugim rečima sa pamćenjem (memorisanjem). [iroko korišćeno memorijsko kolo je flip-flop (FF). Flip-flopovi su logička kola koja imaju dva ulaza, koji su inverzija jedan drugom. Slika 1.6 Opšti simbol flip-flopa Slika 1.6 prikazuje ove izlaze kao LJ i Q(može se koristiti bilo koje slovo, ali je LJ uobičajeno). LJ izlaz se naziva normalni FF izlaz, a Q je invertovan FF izlaz. Kada se kaže da je FF u stanju visokog nivoa (1) ili niskog nivoa (0), onda se misli na stanje LJ izlaza. Naravno Qje uvek inverzija LJ. Postoje dva moguća radna stanja za FF: (1) LJ=0, Q=1; i (2) LJ=1, Q=0. FF ima jedan ili više ulaza, koji se koriste da prouzrokuju da FF prelazi između dva stanja. Jednom kada ulazni signal prouzrokuje da FF da ode u neko stanje, FF će ostati u tom stanju, čak i kada se taj ulazni signal okonča. Ovo je karakteristika pamćenja. Flip-flop je poznat preko drugih imena, kao što su bistabilni multivibrator i leč, ali mi ćemo u daljem tekstu koristiti flip-flop pošto je to najčešće korišćeni termin. Bazično FF kolo Slika 1.7 pokazuje kako su ukrštena NI kola aranžirana tako da formiraju bazično postavi/obriši (SET/CLEAR) FF kolo. Kolo ima dva ulaza, SET i CLEAR. Ovi ulazi su normalno uvek 1. Ukoliko SET ulaz dođe na 0, LJ izlaz ide u stanje 1 (i Q= 0). čak ukoliko se SET vraća na 1, LJ će ostati 1, zahvaljujući internoj povratnoj sprezi. Ovo se 9

10 Mikroračunari naziva postavljanje FF-a. Takođe, kada je CLEAR ulaz na 0, LJ će preći stanje 0 i ostati u tom stanju. Ovo se naziva brisanje FF-a. Tabela na slici 1.7 sumira ovu FF operaciju. Uočimo da SET i CLEAR ne treba postaviti na nizak nivo istovremeno, jer se tada pojavljuje nejasno izlazno stanje. Mora se pomenuti ovde da se CLEAR izlaz obično naziva RESET ulaz i resetovanje FF je istovetno kao brisanje FF-a. FF na slici 1.7 ima ograničen primenu sam za sebe, ali je bazični gradivni blok mnogih tipova integrisanih kola. Ovakvi integrisani FF-ovi koriste takt ulaz da bi sinhronisali promene iz jednog stanja u drugo. Opisaćemo FF sa taktom posle kratkog pregleda takt signala. Slika 1.7 Osnovni SC flip-flop napravljen od NILI kola 1.7 TAKT SIGNALI Mnogi digitalni sistemi rade kao sinhroni sekvencijalni sistemi. Ovo znači da su sekvence operacija koje se izvršavaju sinhronisane preko glavnog takt signala, koji generiše periodične impulse koji su distribuirani u svim delovima sistema. Jedan tip takt signala prikazan je na slici 1.8. Obično je to pravougli talasni oblik (50 posto ciklusa), kao što je prikazan na slici 1.8B. Takt signal je signal koji obezbeđuje da se nešto dogodi u pravilno razmaknutim intervalima. U stvari, operacije u sistemu su napravljene tako da se izvršavaju kada takt signal prelazi sa 0 na 1, ili sa 1 na 0. Ova vremena prelaska su označena na slici 1.8. Tranzicija sa 0 na 1 10

11 1. Digitalna kola se naziva uzlazna ivica takt signala; tranzicija 1-na-0 se naziva se opadajuća ivica takt signala. Slika 1.8 Takt signal Sinhronizaciona aktivnost takt signala je rezultat korišćenja okidačkih FF (FF sa taktom), koji su napravljeni da menjaju stanje na jednoj od ivica (ali ne na obe) tj. na uzlaznoj ivice ili opadajućoj ivici takt signala. Drugim rečima, okidački FF će menjati stanje u odgovarajuće tranzicije i neće reagovati ni na šta između uzastopnih takt impulsa. Učestanost takt impulsa je generalno određena time koliko treba FF izlazima u kolu da reaguju na promenu nivoa koje inicira takt impuls. To je propagaciono kašnjenje različitih logičkih kola. Neki računari, uključujući tu mnoge mikroračunare, su kontrolisani preko dva ili više povezanih takt signala. Jedna uobičajena kombinacija je prikazana na slici 1.9. Koriste se dva takt signala koji su obeleženi sa φ 1 i φ 2 (faza 1 i faza 2). Ova kompleksnija takt organizacija obezbeđuje 4 različite ivice i tri različita stanja, (poređenju sa dva stanja po periodi za jedan takt signal). Koristićemo φ 1 i φ 2 u daljoj analizi rada mikroračunara. 11

12 Mikroračunari Slika 1.9 Dvofazni takt signal 1.8 OKIDAČKI FLIP-FLOPOVI Okidački FF svi imaju najmanje dva tipa ulaza: takt ulaz (skraćeno CLK) i jedan ili više upravljačkih ulaza. Upravljački ulazi se koriste da odrede u koje stanje će FF izlaz da ode kada je signal doveden na takt ulaz. Signal na TKT ulazu je aktivan okidački signal, koji prouzrokuje da FF odgovori (reaguje) prema upravljačkim ulazima. Ivicom-okidan D Flip-flop Slika 1.10A pokazuje simbole i tablicu istinitosti za ivicom-okidan D FF ekvivalentan sa kolom On se tako naziva pošto ima jedan upravljački signal, D. Ovi FF rade tako da se logički nivoi koji su prisutni na D ulazu, prenose na LJ izlaz samo na uzlaznoj ivici takt ulaznog signala. D ulaz nema nikakvog efekta na LJ u bilo kom drugom trenutku, kao što je ilustrovano primerom talasnog oblika na slici 1.10B. Uočimo da silazna ivica takt signala nema nikakvog efekta na FF izlaz. Postoje ivicom okidani D FF koji se okidaju samo silaznom ivicom takt ulaza. Ovo je istovetan način rada samo što je na takt ulazu nacrtan mali krug koji ukazuje na okidanje silaznom ivicom. 12

13 1. Digitalna kola Slika 1.10 D FF koji se okida pozitivnom ivicom Ivicom okidani JK Flip-flop Ivicom okidani JK flip-flop je je jedan od mnogih tipova FF koji su u širokoj upotrebi. Kao što je prikazano na slici 1.11, koristi dva upravljačka ulaza, J i K. Ovo određuje šta će se dogoditi LJ izlazu kada se pojavljuje pozitivna ivica takt signala (a prema odgovarajućoj tablici istinitosti) J=K=0. Ukoliko je ovaj uslov prisutan kada nailazi uzlazna ivica takt signala, neće biti promene stanja FF (pogledaj talasne oblike na slici 1.11B). J=1, K=0. Ovaj uslov uvek proizvodi LJ=1 kada se pojavi pozitivna ivica takt signala. J=0, K=1. Ovo uvek proizvodi LJ=0 kada se pojavi pozitivna ivica takt signala. J=1, K=1. Ukoliko je ovaj uslov prisutan i pojavi se uzlazna ivica takt signala, LJ izlaz će preći u suprotno stanje 13

14 Mikroračunari Slika 1.11 Ivicom okidani JK FF Ponovo uočimo da nema promena na LJ izlazu osim kada se pojavi uzlazna ivica takt signala. Postoje JK FF koji se okidaju negativnom ivicom kao na primer 7476, čiji je način rada je u suštini isti. Mali krug na takt ulazu simbolizuje okidanje negativnom silaznom ivicom. D-tip flip-flopa Ivicom okidani FF može da menja stanja samo kada se odgovarajuća ivica takt signala pojavi. D tip flip-flopa ili leča (latchdržanje) je sličan ivicom okidanom D FF, s tom razlikom što on može da menja stanja za vreme dela selekt signala u kome je visok naponski nivo. Slika 1.12 pokazuje ekvivalent 7475 D-tipa leč simbola i njegov rad. Dokle god je selekt visok, izlaz LJ će slediti D ulaz čak i ako se menja. Kada selekt ide na nizak nivo, LJ će zapamtiti (držati) poslednju vrednost koju je imao i D ulaz nema više nikakvog uticaja. 14

15 1. Digitalna kola Slika 1.12 Leč D-tipa 1.9 SINHRONI I ASINHRONI FF ULAZI Za FF sa taktom koje smo proučavali, J,K i D ulazi su poznati kao kontrolni ulazi. često se nazivaju sinhroni ulazi pošto je njihov efekat na FF izlaze sinhronisan sa takt ulazom. Kao što možemo da vidimo, upravljački ulazi se moraju koristiti u sprezi sa takt signalom koji okida FF. Većina okidačkih FF-ova takođe imaju jedan ili više asinhronih ulaza koji rade nezavisno od sinhronih i takt ulaza. Ovi asinhroni ulazi se mogu koristiti da u bilo kom trenutku, nezavisno od stanja na drugim ulazima postave FF (stanje 1) ili obrišu FF (stanje 0). Na drugi način iskazano, asinhroni ulazi su nadvladavajući (override) ulazi, koji se mogu koristiti da nadvladaju sve druge ulaze sa namerom da postave FF u jedno ili drugo stanje. Slika 1.13 pokazuje J-K FF sa taktom, PRESET i CLEAR ulazom. Ovi asinhroni ulazi se aktiviraju nultim logičkim nivoom, što je označeno malim krugom na FF simbolu. Odgovarajuća tabela istinitosti pokazuje kako ovi ulazi rade. Nizak nivo na PRESET ulazu trenutno postavlja LJ u stanje 1. Nizak nivo na CLEAR trenutno briše LJ na nulto stanje. 15

16 Mikroračunari Slika 1.13 JK FF sa asinhronim ulazima Simultano niski nivoi na PRESET i CLEAR su zabranjeni pošto vode ka nejasnom stanju. Kada nijedan od ovih ulaza nije nizak, FF je u mogućnosti da odgovori na J, K i TKT ulaze, kao što je prethodno objašnjeno. Važno je uočiti da ovi asinhroni ulazi reaguju na jednosmerni nivo. Ovo znači da ukoliko se konstanta 0 drži na PRESET ulazu, FF će ostati u stanju LJ=1, nezavisno od toga šta se događa na drugim ulazima. Slično, konstantno nizak nivo na CLEAR ulazu drži FF u stanju LJ=0. Tako se asinhroni ulazi mogu upotrebiti za držanje FF u određenom stanju u bilo kom željenom intervalu BINARNI BROJAČ FF može biti povezan na različit način da bi radio kao binarni brojač koji broji ulazne takt impulse. Veliki broj brojača se može naći u vidu standardnih integrisana kola (IC) i retko je kada potrebno konstruisati brojač od posebnih FF-ova. Zbog toga, nećemo zadirati u interni rad brojača. Umesto toga, posmatraćemo spoljne radne karakteristike dostupnih IC brojača. Osnovni rad brojača Slika 1.14 pokazuje šematski prikaz 4-bitnog brojača. Ovaj brojač sadrži 4 FF-a, svaki za po jedan bit, sa izlazom označenim sa A,B,C i D. Prikazana su dva ulaza: takt impulsni ulaz (CP) i ulaz za poništavanje (RESET). Brojač radi tako što stanje četiri FF-a reprezentuje binarnim brojem koji je jednak broju impulsa koji su dovedeni na CP ulaz. Dijagram pokazuje sekvence na FF izlazu kada 16

17 1. Digitalna kola se na ulaz dovedu impulsi. A izlaz predstavlja LSB (Least Significant Bit- bit najmanje težine), a D je MSB (Most Significant Bit- bit najveće težine) binarnog brojača. Na primer, posle petog ulaznog impulsa, izlaz je DCBA=0101, odnosno binarni ekvivalent broja pet. Uočimo da CP ulaz ima mali krug i trougao koji ukazuju da FF u brojaču menja stanje na silaznoj ivici takt impulsa. Brojači koji se okidaju uzlaznom ivicom se takođe mogu naći, i nemaju krug na CP ulazu. Sekvence brojanja Generalno, brojač sa N FF-ova može da broji od 0 do 2 N različitih stanja. Ukupan broj različitih stanja se naziva MOD-broj brojača. Na slici 1.14 je MOD-16 brojač. Brojač sa N FF-ova će biti MOD-2 N brojač. Neki IC brojači su projektovani tako da korisnik može da menja sekvencu brojanja preko odgovarajućih spoljašnjih logičkih veza. Oni se najčešće nazivaju promenljivi MOD brojači. D C B A Pre prvog ulaznog impulsa Posle drugog ulaznog impulsa Posle trećeg ulaznog impulsa Posle dvanaestog ulaznog impulsa Posle trinaestog ulaznog impulsa Posle četrnaestog ulaznog impulsa Posle petnaestog ulaznog impulsa Posle šesnaestog ulaznog impulsa Posle sedamnaestog ulaznog impulsa Slika 1.14 četvorobitni brojač 17

18 Mikroračunari Deljenje frekvencije Pored brojanja impulsa, svi brojači mogu da obavljaju deljenje frekvencije. Ovo je ilustrovano slikom 1.15 za 4-bitni, MOD-16 brojač. Vidi se da se stanje izlaza A menja brzinom tačno 1/2 od ulaza CP. B izlazna učestanost je 1/2 frekvence ulaza A i 1/4 CP ulaza. Izlaz C je 1/2 frekvence izlaza B i 1/8 ulazne učestanosti. Izlaz D je 1/2 frekvence izlaza B i 1/16 ulazne učestanosti. Generalno, talasni oblici na izlazu MSB FF-a brojača, će deliti ulaznu učestanost MOD brojem. Na primer, D izlaz dekadnog brojača će imati učestanost koja je 1/10 takt ulaza. CP A B C D Slika 1.15 Signali na izlazu brojača Brojač naviše i naniže Brojači koje smo do sada spominjali mogu da broje od 0 do neke maksimalne vrednosti i zatim da se ponovo vrate na nulu (resetuju). Postoji nekoliko IC brojača koji mogu da broje u oba pravca i nazivaju se brojači naviše/naniže. 18

19 1. Digitalna kola 1.11 FF REGISTRI Jednostvno, registar je grupa memoriskih sklopova koja se koristi da smesti binarnu informaciju. Mnogo kompleksniji registri mogu da modifikuju smeštene informacije na neki način. Najčešće korišćeni memorijski sklop je FF, a brojač je jedan od primera FF registra. Dva druga tipa FF registra su bafer registar (za smeštanje) i pomerački registri. Kao što ćemo videti, registri igraju značajnu ulogu u digitalnim računarskim sistemima. U stvari, u svom najjednostavnijem obliku, računar je sistem registara u kome se binarne informacije prenose iz jednog registra u drugi registar, gde se nad njima izvrši neka operacija, i zatim prenose u drugi registar. Za sada, zadržaćemo se na operaciji prenošenja informacije iz jednog registra u drugi. Paralelni prenos Slika 1.17 pokazuje dva 3-bitna registra. X registar sadrži FF X 1,X 2 i X 3 ; Y registar se sastoji od FF-ova Y 1, Y 2 i Y 3. Svaki FF je ivicom okidani D FF. Slika 1.17 Paralelni prenos iz X registra u Y registar Transfer impuls doveden na CLK ulaz od Y registara dovodi do toga da se vrednost X 1 prenosi u Y 1, X 2 u Y 2 i X 3 u Y 3. Ovaj transfer 19

20 Mikroračunari sadržaja X registra u Y registar je paralelni transfer, pošto se 3 bita prenose istovremeno. Pošto posmatramo registar-registar prenos, koristićemo sledeću skraćenu notaciju koja pokazuje takav prenos. [X] [Y] Simbol [X] znači sadržaj X registra i to isto značenje je i za [Y]. Strelice označavaju pravac prenosa. Serijski prenos Serijski prenos iz jednog registra u drugi izvršava se tako što se prenosi 1 bit u jedinici vremena. Pre nego što ispitamo serijski prenos, pogledaćemo način rada pomeračkih registara. Slika 1.18 pokazuje 3-bitni pomerački registar koji koristi MS (Master-Slave) JK FF. Slika 1.18 Pomerački registar FF-ovi su povezani tako da se tekući sadržaj svakog FF-a prenosi u FF na desnu stranu, kada se pojavi negativna ivica "pomeri" (SHIFT) impulsa. Pored toga, nivo prisutan na serijskom ulazu S se prenosi u FF X 2. Da bi smo ovo ilustrovali, pretpostavimo da je sadržaj X registra X 2 =1, X 1 =0, X 0 =1. Koristeći skraćenice, možemo da napišemo ovo kao [X] =101. Takođe, pretpostavimo da je S=0. Svaki od ovih logičkih nivoa postavlja susedni FF u situaciju da preuzima njegovu vrednost kada se pomerački impuls pojavljuje. Tako, posle pojavljivanja negativne ivice pomeračkih impulsa, sadražaj registra je [X] =010; to znači: nivo sa S se pomeri u X 2, prethodni nivo X 2 se pomeri u X 1, i prethodna nivo X 1 se pomera u X 0. Prethodna vrednost X 0 je izgubljena. 20

21 1. Digitalna kola Ukoliko se S promeni na 1, i drugi pomerački impuls se pojavi, rezultat je [X]=101. Sa S =1, treći pomerački impuls proizvodi [X] =110; i tako dalje. Pomerački registri se mogu takođe napraviti koristeći D FF-ove. U bilo kojoj kombinaciji, FF treba da bude M/S tipa za ispravan prenos. Slika 1.19 pokazuje dva 3-bitna pomeračka registra, povezana tako da se sadržaj registra prenosi serijski u Y registar. Kompletan prenos zahteva tri pomeračka impulsa, po jedan za svaki bit. Kompletno prenesene sekvence predstavljene su na dijagramu: Y=0, [X]=101 i [Y]=011. Serijski prenos zahteva više vremena nego paralelni prenos zbog potrebe za prenosom 1 bita u jedinici vremena. Na drugoj strani, serijski prenos zahteva manji broj linija za povezivanje dva registra. Slika 1.19 [X] [Y] korišćenjem serijskog prenosa 1.12 IC REGISTRI Retko je potrebno napraviti registre od posebnih FF-ova zbog toga što je dostupan veliki broj integrisanih kola. Nije moguće pokazati 21

22 Mikroračunari brojne varijante, ali ćemo se koncentrisati na bazičnom tipu koji se koristi u mikroračunarskim aplikacijama. Registri za držanje podataka Registar za držanje podataka leč tipa(data Latching Registers) je registar koji koristi D-tip leč (objašnjen u prethodnim poglavljima). Slika 1.20 pokazuje šematski prikaz za 4-bitni leč registar. Selekt ulaz je zajednički za svaki leč i prouzrokuje da izlazi podataka LJ 3, LJ 2, LJ 1 i LJ 0 reaguju na ulaze podataka D 3, D 2, D 1 i D 0 i to na sledeći način: 1. Kada je selekt na visokom nivou, svaki LJ izlaz sledi logičke nivoe prisutne na odgovarajućim D ulazima (tj. LJ 3 prati D 3 ). 2. Kada selekt pređe na nizak nivo (padne), svaki LJ izlaz zadržava poslednju D vrednost, i ne menja se čak i ako se D promeni. Ulaz za brisanje (Clear) se koristi za brisanje svih izlaza na 0 istovremeno (kada se na ulazima pojavi nizak nivo). Slika 1.20 četvorobitni registri za lečovanje Registar okidan ivicom Tip registra koji se okida ivicom (slika 1.21) koristi ivicom okidani D FF i radi tačno kao registar na sl 1.20, sem što ulaz podataka utiče na izlaz podataka u trenutku kada CLK prelazi sa niskog na visok nivo. U 22

23 1. Digitalna kola tom trenutku, nivoi prisutni na D izlazu prenose se na LJ izlaz. Promene nivoa na D ulazu neće izazvati promene na LJ izlazu, ali za ispravan transfer podataka neophodno je da je D ulaz stabilan kada nastupa aktivna tranzicija CLK-a. Registar tri stanja Slika 1.21 četvorobitni ivicom okidani registri U mnogim modernim računarima, naročito mikroračunarima, prenos podataka se izvršava preko zajedničkog skupa linija povezivanja koje se nazivaju magistrala podataka (data bus). U ovim računarima, organizovanim sa magistralom, mnogi različiti delovi mogu da imaju svoje izlaze i ulaze vezane na zajedničke linije magistrale podataka. Zbog toga, delovi koji su vezani na magistralu podataka često imaju izlaze sa tri stanja, ili su vezani za magistralu podataka preko bafera sa tri stanja kao što je predstavljeno na sl Neki od ovih modula koji su obično vezani za magistralu podataka su: 1) mikroprocesori (razmatrani u poglavlju 5); 2) poluprovodnički memorijski čipovi (pokriveni poglavljem 2); 3) digitalno-analogni (D/A) konvertori i analogno-digitalni konvertori (A/D); 4) širok dijapazon ulazno/izlaznih interfejsnih IC komponenata. Skoro uvek, modul koji se vezuje na magistralu podataka sadrži i leč registre. Izlazi ovih registara će imati bafere sa tri stanja da bi obezbedili povezivanje sa magistralom. Postoje mnogi IC registri koji se mogu naći na tržištu, a koji sadrže bafere tri stanja na istom čipu. Jedan od njih je TTL74173 čiji simbol je prikazan na slici

24 Mikroračunari Slika 1.22 Logički simbol za je 4-bitni registar sa paralelnim ulazom/izlazom. Postoje četiri FF izlaza, interno povezana sa baferima sa tri stanja, koja su selektovana kada je OE 1 = OE 2 =0, čime se obezbeđuje aktiviranje O 0 - O 3 izlaza čipova. Ukoliko su bilo OE 1, ili OE 2 ili oba jednaka 1, izlazi čipa O 0 -O 3 su u stanju visoke impedanse. Podaci koji se dovode na ulaz čipa na D 0 -D 3 su povezani na D ulaz registra FF-a preko interne logike. Ova logička kola dopuštaju dva načina rada : 1. ubacivanje podataka: kada je IE 1 =IE 2 =0, onda se podaci na ulazima D 0 -D 3 prenose u FF na uzlaznu ivicu takt impulsa koji se dovodi na CP; 2. držanje podataka: kada su IE 1 ili IE 2 ili oba na 1, podaci smešteni u IC registar ostaju isti kada se pojavi uzlazna ivica CP. Mora se uočiti da se operacija upisivanja može izvršiti iako su izlazi u stanju visoke impedanse. Takođe, kada je MR=1, sadržaj FF registra se briše asinhrono, bez obzira na logička stanja na IE 1, IE 2, OE 1 i OE POVEZIVANJE NA ZAJEDNIČKOJ MAGISTRALI Magistrala podataka je veoma važna komponenta sistema, i njena važnost će se videti u kasnijim poglavljima u kojima ćemo proučavati 24

25 1. Digitalna kola memorije i mikroprocesore. Za sada, mi ćemo ilustrovati koncept sa magistralom podataka za transfer podataka iz registra u registar. Slika 1.23 pokazuje sistem organizovan sa magistralama za tri sa tri stanja. Uočimo da svaki registar ima svoj par OE ulaza povezanih međusobno, tako da čine jedan zajednički OE ulaz, a slično je i za IE ulaze. Takođe, uočimo da su registri označeni sa A,B i C od dna ka vrhu. Ovo se vidi u oznakama svakog ulaza i izlaza. U ovakvoj organizaciji magistrala podataka se sastoji od četiri linije koje zu označene sa DB 0 DB 3. Odgovarajući izlazi svakog od registara su povezani na istu liniju magistrale podataka (npr. O 3A, O 3B i O 3C su povezani sa DB 3 ). Pošto tri registra imaju svoje izlaze međusobno povezane, neophodno je da samo jedan registar ima svoj izlaz selektovan, dok su druga dva registarska izlaza u svom stanju visoke impedanse. U suprotnom, postojao bi "sukob" na magistrali (dva ili više izlaza bi tražili pristup magistrali) i moguće uništenje IC komponenata. Odgovarajući registarski ulazi su takođe povezani na istu liniju magistrale (npr. D 3 A, D 3B i D3C su povezani sa D). Prema tome, nivoi na magistrali će uvek biti spremni za prenos u jedan ili više registara, zavisno od IE ulaza. Operacija prenosa podataka Sadržaj bilo kog od tri registra može se paralelno preneti preko magistrale podataka ka jednom od drugih registara, pravilnim postavljanjem logičkih nivoa na selekt ulaze registara. U tipičnom sistemu, upravljačka jedinica računara (npr. CPU) će generisati signale koji selektuju registar koji će postaviti svoje podatke na magistralu podataka, i koji će od njih uzeti podatke sa magistrale podataka. Primer 1.1 će ovo ilustrovati. U ovom primeru, i kroz celokupan tekst, koristićemo uglaste zagrade koje će označavati "sadržaj registra" 25

26 Mikroračunari Slika 1.23 Registri sa tri stanja povezani na magistralu podataka Primer 1.1 Opisati zahteve za ulaznim signalima za prenos [A] [C]. Rešenje: Prvo, samo registar A bi trebalo da ima svoje izlaze selektovane. Tako je potrebno: OE A = 0, OE B = OE C =1 Ovim će se sadržaj registra A postaviti na magistralu podataka. Dalje, samo registar C će imati svoje ulaze selektovane. Za to nam je potrebno 26

27 1. Digitalna kola IE C =0, IE A =IE B =1 Ovo će obezbediti da samo registar C može da prihvati podatke sa magistrale podataka na uzlaznu ivicu signala. Na kraju, još jedan takt impuls je potreban da zaista prenese podatke sa magistrale u registar C. Jednostavno je videti kako možemo da dodamo više registara na magistralu podataka tako da je moguć veći broj prenosa iz registra u registar. Naravno, svaki registar dodaje još dva selekt ulaza kojim treba upravljati za svaki prenos. Svaki registar takođe dodaje ulaze za podatke koji treba da budu pobuđivani (driven) od strane izlaza registara, koji postavljaju podatke na magistralu podataka. U sistemima gde je veliki broj registara (ili drugih sklopova) vezan na magistralu, registarski izlazi mogu da budu baferovani preko kola koja se nazivaju drajveri (bus drivers) magistrale. čak i kada su svi moduli MOS i CMOS, ukupno kapacitivno opterećenje, vezano na svaku liniju magistrale, pogoršava vreme prelaska sa jednog logičkog nivoa na drugi na svakoj liniji magistrale. Drajver za magistralu podataka (IC) treba da ima veoma malu izlaznu impedansu u svakom logičkom stanju, i biće u stanju da puni i prazni kapacitivnost magistrale mnogo brže nego normalno IC kolo. Pojednostavljena reprezentacija magistrale Postoji mnogo uređaja (modula) koji se vezuju za istu magistralu podataka. Na šemi kola ovo može da izazove zabunu oko linija i spojeva. Zbog toga, mnogo jednostavniji prikaz magistrale podataka se koristi na blok dijagramima, osim u detaljnim šemama kola. Pojednostavljen izgled za osmolinijsku magistralu podataka je prikazan na slici Veza sa i na magistralu podataka je predstavljena širokom strelicom. 27

28 Mikroračunari Slika 1.24 Pojednostavljena dijagram organizacije na magistrali podataka 28

29 1. Digitalna kola Dvosmerno povezivanje na zajedničku magistralu Svaki registar na slici 1.23 ima i ulaz i izlaz povezan na magistralu podataka, tako da su odgovarajući ulazi i izlazi međusobno kratko spojeni. Na primer, svaki registar ima izlaz O 2 povezan na ulaz D 2 zbog njihove zajedničke veze sa DB 2. Naravno, ovo ne bi bilo korektno ukoliko bi drajveri za magistrale bili vezani između registarskih izlaza i magistrale podataka. Pošto su izlazi i ulazi obično povezani međusobno u sistem sa magistralom, proizvođači su razvili IC komponente koje povezuju izlaze i ulaze interno u komponenti da bi redukovali broj pinova. Slika 1.25 ilustruje ovo za 4-bitne registre. Posebna ulazna linija za podatke (D 0 -D 3 ) i ulazna linija (O 0 -O 3 ) je zamenjena sa ulazno/izlaznim linijama (I/O 0 - I/O 3 ). Slika 1.25 (A) Dvosmerni registri; (B) pojednostavljen dijagram Svaka I/O linija će funkcionisati kao ulazna ili izlazna zavisno od stanja selekt ulaza; zato se i nazivaju dvosmerne linije podataka. Mnoge memorije i mikroprocesori imaju magistrale za dvosmerni prenos podataka. 29

30 Mikroračunari 1.14 DEKODERI U digitalnim računarima, binarni kod se koristi da reprezentuje različite tipove informacija, kao što su instrukcije, numerički podaci, memorijske adrese i upravljačke komande. Kodna grupa koja sadrži N bitova može da ima 2 N različitih kombinacija, i svaka od njih može da reprezentuje različite delove informacije. Slika 1.26 Različiti IC dekoderi Prema tome, javlja se potreba za logičkim kolima koja mogu da prime N-bitni kod kao logički ulaz i zatim generišu odgovarajući izlazni signal da bi označili koja je od 2 N kombinacija prisutna. Takvo kolo se naziva dekoder. Većina integrisanih dekodera može da dekoduje 2-, 3- ili 4-bitne ulazne kodove. Nekoliko primera je pokazano na sl da bi ilustrovali karakteristike dekoderskih kola. Dijagram na vrhu je 3- linijski na 8-linijski dekoder. On ima 3-bitni ulazni kod (C,B,A) i zbog toga 2 3 =8 mogućih kombinacija. Osam izlaznih linija 0 do 7 pokazuju koja je kombinacija prisutna. Ovo je prikazano odgovarajućom tabelom istinitosti. Na primer, ako je ulazni kod CBA=100 (binarni 30

31 1. Digitalna kola ekvivalent od 4 10 ), izlaz 4 će biti 1 dokle god su svi ostali izlazi 0. Tako, jedan i samo jedan izlaz će biti aktivan (visok) zavisno od toga koji ulazni kod je prisutan. Ovaj dekoder se takođe naziva binarnooktalni dekoder, pošto on uzima binarni ulazni kod i proizvodi osam izlaza. Dekoder na slici 1.26B je 4-linije u 10-linija dekoder. Iako on ima 4- bitni ulaz, koristi se samo 10 BCD ulaznih kodova ( ). Prema tome, postoji samo 10 izlaznih nožica (pinova). Svaka izlazna nožica je aktivna-niska, što znači da je normalno visokog nivoa i pada na nizak nivo kada je odgovarajući ulazni kod prisutan. Uočimo da mali kružići i znak za invertovanje (znak za invertovanje se obično koristi da bi ukazao da je aktivan nizak nivo na ulazu ili izlazu) na izlazu (npr. O 3 ) ukazuju da je aktivan nizak nivo. Ovaj dekoder je uobičajeno nazvan BCD-decimalni dekoder, pošto konvertuje BCD - kodirani ulaz u decimalni izlaz ENKODERI Dekoder uzima ulazni kod i aktivira jedan odgovarajući izlaz. Enkoder obavlja suprotnu operaciju; generiše binarni ulazni kod koji odgovara onoj ulaznoj liniji koja je aktivirana. Uobičajeno korišćeni IC enkoder predstavljen je na slici On ima osam ulaza koji se aktiviraju niskim nivoom, i koji se normalno drže na visokom nivou. Kada se jedan od ovih ulaza dovede na 0, generiše se binarni izlazni kod koji odgovara tom ulazu. Na primer, kada je ulaz I 3 =0, izlaz bi bio CBA=011, što je binarni ekvivalent za decimalno 3. Kada je I 6 =0, izlaz će biti CBA=110. Enkoder sa prioritetom [ta se dešava ako je više od jednog enkoderskog ulaza postavljeno na nizak nivo? Za neke enkodere, izlaz je neupotrebljiv. Za enkodere sa prioritetom, izlazi će biti binarni kod za ulaz sa najvećim brojem koji je aktiviran. Na primer, pretpostavimo da je enkoder na slici 1.27 enkoder sa prioritetom i da su ulazi I 4 i I 7 istovremeno postavljeni na nizak nivo. Izlazni kod će biti CBA = 111, što odgovara izlazu I 7. Bez obzira koliko ulaza je aktivirano, kod za najviši ulaz će se pojaviti na izlazu. 31

32 Mikroračunari Slika 1.27 Tipični enkoder 1.16 MULTIPLEKSER (SELEKTOR PODATAKA) Multiplekser ili selektor podataka je logičko kolo koje može da ima više podataka na svom ulazu, ali dozvoljava samo jednom od njih, u datom trenutku, da se prosledi na izlaz. Prosleđivanje željenog podatka sa ulaza ka izlazu se kontroliše sa SELECT ulazom (nekada se naziva adresni ulaz). Slika 1.28 pokazuje uopšteni multiplekser. Na ovom dijagramu, ulazi i izlazi su nacrtani kao velike strelice što ukazuje da postoji više od jedne linije. Slika 1.28 Opšti dijagram digitalnog multipleksera Postoje mnogi integrisani multiplekseri sa različitim brojem ulaza za podatke i ulaza za selektovanje. Pošto je osnovni način rada isti za sve njih, posmatraćemo samo jedan karakterističan primer (slika 1.29). To je četvoroulazni, 2-bitni multiplekser. Svaki skup ulaza sastoji se od 2 bita, i postoje četiri skupa ulaza koji se nazivaju ulazni portovi. Na primer, A 1 i A 0 su jedan ulazni port, i B 1 i B 0 su drugi. Postoji samo jedan skup izlaza (izlazni port), Z 1 i Z 0, čiji će logički nivoi, u bilo kom trenutku, biti identični logičkim nivoima koji se 32

33 1. Digitalna kola pojavljuju na jednom od ulaznih portova koje su odabrali SELECT ulazi S 0 i S 1. Slika 1.29 četvoro ulazni, 2-bitni multiplekser Da bismo ovo ilustrovali, sa S 1 =S 0 =0, A ulazni port je selektovan tako da je Z 1 =A 1 i Z 0 =A 0. Slično, sa S 1 =1 i S 0 =0, C ulazni port je selektovan tako da je Z 1 =C 1 i Z 0 =C 0. Samo selektovani ulazi će imati uticaja na izlaz. Jasno, multiplekser se ponaša kao višepolni, višepozicioni prekidač čija pozicija se kontroliše preko logičkih nivoa na S 0 i S DEMULTIPLEKSERI (DISTRIBUTERI PODATAKA) Demultiplekser ima jedan ulazni port i mnogo izlaznih portova (sl. 1.30) i šalje podatke iz ulaznog porta ka jednom od izlaznih portova što je određeno SELECT ulazom. Slika 1.30 Opšti demultiplekser 33

34 Mikroračunari 1.18 ARITMETIČKA KOLA Računar je u stanju da izvršava aritmetičke, logičke i manipulativne operacije nad binarnim brojevima. Kola koja obavljaju ove operacije su interna za računar i nisu dostupna korisnicima. Zbog toga, mi nećemo razmatrati kako logička kola mogu da budu povezana da bi radila kao kola za sabiranje, za oduzimanje, itd. Umesto toga, posmatraćemo skup ovih logičkih kola kao jednu celinu koja se naziva aritmetičko-logička jedinica (ALU). Tipičan ALU je prikazan dijagramom na slici 1.31, zajedno sa odgovarajućim registrima. ALU deo se sastoji od logičkih kola koja izvršavaju operacije kao što su sabiranje, oduzimanje, množenje, deljenje, kvadriranje, manipulacije sa podacima (npr. pomeranje), i logičke operacije (I, ILI, itd.) nad dva binarna broja sadržana u dva ulazna registra. Dva registra se pune sa dva binarna broja nad kojima će ALU da izvršava operacije. Ovi brojevi se nazivaju operandi. ALU radi nad njima u zavisnosti od upravljačkih ulaza. Na primer, jedan operand je smešten u registru za smeštanje podatka (B), a drugi operand je smešten u akumulatoru (A). Upravljački ulazi određuju šta će ALU raditi sa ovim operandima. Rezultat operacije se pojavljuje na ALU izlazu i zatim se odmah prenosi u akumulator. Drugim rečima, rezultat bilo koje ALU operacije se završava smeštanjem u određeni registar. Mnogo više reči o ALU i njegovom radu biće u drugim poglavljima. Slika 1.31 Tipična računarska aritmetičko logička jedinica 34