ANALIZA TTL, DTL I ECL LOGIČKIH KOLA Zadatak 1 Za DTL logičko kolo sa slike 1.1, odrediti: a) Logičku funkciju kola i režime rada svih tranzistora za sve kombinacije logičkih nivoa na ulazu kola. b) Odrediti karakteristiku prenosa logičkog kola, kao i margine šuma u slučaju višestrukog izvora šuma. c) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima na izlazu kola V OL i V IH. Poznato je: V BE = V D = 0.7V, V γ = V γd = 0.6V, V CES = 0.2V, V BES = 0.8V, 30 β F 70. V CC = 5V R 2 R 4 1k75 6k 2k A D 1 Y B D 2 Q 1 D 3 Q 2 5k Slika 1.1: Dvoulazno DTL logičko kolo REŠENJE: a) Za A = 0, B = 0, diode D 1 i D 2 vode, pa je napon V B1 = V γd, tj. nedovoljan da provedu tranzistor T 1 i dioda D 3, pa je napon V B2 = 0V, tj. i T 2 je zakočen. Izlaz je na visokom logičkom nivou, tj. V Y = V CC = V OH obzirom da izlaz kola nije opterećen. Za A = 0, B = 1 i A = 1, B = 0 situacija je ista kao i za slučaj A = 0, B = 0, osim što samo odgovarajuća dioda D 1, odnosno D 2 vodi.
Za A = 1, B = 1, diode D 1 i D 2 su zakočene, tranzistor T 1 vodi u DAR-u (kroz teče struja I B1, kroz R 2 teče struja (1+β F )I B1, dioda D 3 vodi, dok tranzistor T 2 radi u zasićenju. Izlaz je na niskom logičkom nivou, tj. V Y = V CE2 = V CES = V OL. Dakle, reč je dvoulaznom NI kolu. Logička funkcija izlaza je data izrazom: Y = AB b) Uzećemo da je ulaz B na neaktivnom logičkom nivou, tj. B = 1, dok će se vrednost napona na ulazu A kretati od 0V do V CC. Za V A = 0V, dioda D 1 vodi, napon na izlazu kola je V Y = V CC. Pri naponu V A = V γd +V γ V D, provešće dioda D 3 i tranzistor T 1. Kako je struja tranzistora T 1 mala i nedovoljna da polariše tranzistor T 2, on će ostati zakočen, tj. V B2 < V γ. Povećavamo dalje napon V A, tranzistor T 1 preuzima sve veći deo struje I D1, i kada napon V B2 dostigne vrednost V γ, uključuje se tranzistor T 2. Dalje povećanje ulaznog napona dovodi do pada izlaznog napona, pa vrednost napona na ulazu kola, pri kojoj se uključuje tranzistor T 2 odreduje napon V IL koji predstavlja maksimalnu vrednost ulaznog napona koji odgovara logičkoj nuli na ulazu kola. U trenutku uključenja tranzistora T 2 važi da je: I E1 = (1+β F )I B1 = I D3 = V γ = 120µA Dakle, dioda D 1 u trenutku uključenja tranzistora T 2 vodi veći deo struje I R1. Vrednost napona V IL odredujemo prema jednačini: V IL = V BE2 +V D3 +V BE1 V D1 = V γ +V D +V BE V D = 1.3V Kako je vrednost napona V BE = V BE (I C ) i V D = V D (I D ), uzeto je da naponi na direktno polarisanim spojevima V BE1 i V D3 iznose V BE, odnosno V D, obzirom na vrednosti odgovarajućih struja. Tranzistor T 2 ulazi u zasićenje pri struji I C2 = V CC V CES R 4 = 0.8mA, odnosno pri struji I B2 = 16µA. Za β F je uzeta srednja vrednost parametra, tj β F = 50. Vrednost ulaznog napona V A u trenutku kada tranzistor T 2 ulazi u zasićenje odgovara vrednosti V IH, odnosno minimalnom naponu na ulazu kola koji odgovara logičkoj jedinici na ulazu kola. Obzirom na malu promenu struje I E1 = (1 + β F )I B1 = I D3 = V BES + I B2 = 176µA, možemo uzeti da naponi direktno polarisanih spojeva V BE1 i V D3 iznose V BE odnosno V D. Vrednost napona V IH odredujemo prema jednačini: V IH = V BE2 +V D3 +V BE1 V D1 = V BES +V D +V BE V D = 1.5V U grubljoj analizi kola može se odrediti vrednosti napona V IL kao trenutak kada se uključuje tranzistor T 2, pod predpostavkom da je struja tranzistora T 1, koji radi u DAR-u i dalje mala, tj., V BE1 = V γ, odnosno V D3 = V γd čime se dobija V IL = V BE2 +V D3 +V BE1 V D1 = V γ +V γd +V γ V D = 1.2V Takode, vrednost napona V IH u grubljoj aproksimaciji se može odrediti kao trenutak pri kome će provesti dioda D 1, odnosno kada će struja tranzistora T 1 početi da pada,
ćime će se naknadno (nakon daljeg smanjenja napona na ulazu kola) tranzistor T 2 doći na granicu zasićenja. Na ovaj način se dobija: V IH = V BE2 +V D3 +V BE1 V D1 = V BES +V D +V BE V γd = 1.6V Greška u slučaju grubljeg odredivanja vrednosti napona V IL i V IH, iznosi 0.1V. Karakteristika prenosa logičkog kola sa slike 1.1 imaće izgled dat na slici 1.2: v Y [V] V OH V OL V IL V IH v A [V] Slika 1.2: Karakteristika prenosa logičkog kola sa slike 1.1. Vrednosti margina šuma, u slučaju višestrukog izvora šuma, odredujemo prema jednačinama: NM 0 = V IL V OL = 1.1V NM 1 = V OH V IH = 3.5V c) Strujni kapacitet kola za logičku jedinicu na izlazu kola, odreden je sa: I CAP1 = V CC V IH R 4 = 0.58mA Strujni kapacitet kola za logičku nulu na izlazu kola, odreden je sa: I CAP0 = β F min (I B1 +I C1 I R3 ) I R4 Vrednost struje I R4 odredujemo na osnovu izraza: I R4 = V CC V IL R 4 Obzirom da je I CAP0 maksimalna struja koju kolo sigurno (uzet je parametar β F min ) može da primi, vrednost struje I B1, samim tim i struje I C1 (β F I B1 ) odredujemo na osnovu jednačine: V CC = V BE2 +V D3 +V BE1 + I B1 +R 2 (I C1 +I B1 ) V BES +V D +V BE +R 2 (I C1 +I B1 ) Obzirom da je R 2, dok je I C1 I B1. Napomena: Pri odredivanju strujnog kapaciteta uzima se da su vrednosti napona na ulazu kola različite od vrednostiv IL iv IH koje predstavljaju granične vrednosti napona
logičke nule i logičke jedinice na izlazu kola. Npr. možemo uzeti da su vrednosti napona na ulazu kola V OL i V OH. Dakle, dobijamo da je I C1 +I B1 1.6mA. I CAP0 = β F min (I B1 +I C1 I R3 ) = 43.2mA Iako je strujni kapacitet I CAP0 I CAP1 faktor grananja na izlazu kola je odreden sa vrednosti I CAP0 obzirom da je ulazna struja u logičko kolo istog tipa koje opterećuje izlaz posmatranog kola 0, kada je na izlazu posmatranog kola logička jedinica, pa je N 1 =. Faktor grananja na izlazu kola odredujemo kao: N = [min(n 1,N 0 )] = [ ] ICAP0 I UL0 = I CAP0 V CC V OL V D +R 2 = 39 Zadatak 2 Za TTL logičko kolo sa slike 2.1 odrediti: a) Logičku funkciju kola i režime rada svih tranzistora za sve kombinacije logičkih nivoa na ulazu kola. b) Odrediti karakteristiku prenosa logičkog kola, kao i margine šuma u slučaju višestrukog izvora šuma. c) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima na izlazu kola V IL i V IH. d) Odrediti kašnjenja rastuće i opadajuće ivice, t plh i t phl, ako je ekvivalentna parazitna kapacitivnost na izlazu kola C p = 10pF e) Ako su ova logička kola povezana kao na slici 2.2, odrediti opseg ulaznih vrednosti otpornika R tako da sva kola rade ispravno. Poznato je: V BE = V D = 0.7V, V γ = V γd = 0.6V, V CES = 0.2V, V BES = 0.8V, β F = 50, β R = 0.1.
V CC = 5V R 4 4k 1k6 130 Q 4 A B Q 1 Q 2 D 1 Y Q 3 R 2 1k Slika 2.1: Dvoulazno TTL logičko kolo 5V 1k 2 1 3 R 4 Slika 2.2: Primer povezivanja datih logičkih kola REŠENJE: a) Za A = 0, B = 0, multiemitorski tranzistor T 1 će raditi u zasićenju (I C1 = 0), pa je napon V B2 = V CES, tj. nedovoljan da provede tranzistor T 2. Napon V B3 = 0V, tj. i tranzistor T 3 će biti zakočen. Tranzistor T 4 i D 1 su direktno polarisani ali vode malu struju curenja tranzistora T 4, obzirom da izlaz nije opterećen. Izlaz je na visokom logičkom nivou, tj. V Y = V CC V BE4 V D1 I B4 = V CC V γ V γd = V OH = 3.6V
Obzirom da izlaz kola nije opterećen, struja tranzistora T 4 je mala, pa je pad napona na otporniku zanemarljiv. Za A = 0, B = 1 i A = 1, B = 0 situacija je ista kao i za slučaj A = 0, B = 0. Za A = 1, B = 1, tranzistor T 1 radi u inverznom aktivnom režimu (IAR-u), dok tranzistori T 2 i T 3 rade u zasićenju. Izlaz je na niskom logičkom nivou, tj. V Y = V CES = V OL = 0.2V. Razlika napona: V C2 V C3 = V BE3 +V CE2 V CE3 = V BES +V CES V CES < V D1 +V BE4 = V γ +V γd Ovime je obezbedeno da tranzistor T 4 i dioda D 1 budu zakočeni kada vode tranzistori T 2 i T 3, što je ujedno i uloga diode D 1 koja se nalazi u izlaznom stepenu logičkog kola. Dakle, reč je dvoulaznom NI kolu. Logička funkcija izlaza je data izrazom: Y = AB b) Uzećemo da je ulaz B na neaktivnom logičkom nivou, tj. B = 1 (ulaz A odreduje režime rada svih tranzistora u kolu), dok će se vrednost napona na ulazu A kretati od 0V do V CC. Za V A = 0V, tranzistor T 1 radi u zasićenju, napon na izlazu kola je V Y = V OH. Pri vrednosti napona na ulazu kola, V A = V γ V CES, provešće tranzistor T 2. Za ulazne napone iznad ove vrednosti struja baze I B1 se deli i teče kroz spojeve BC i BE, odnosno tranzistor T 1 se ponaša kao konfiguracija sa slike 2.3, obzirom da su oba PN spoja tranzistora direktno polarisana. Sve dok je struja I B2 mala, ulazni tranzistor T 1 će voditi u zasićenju. B B E C E C Slika 2.3: Ekvivalentna šema tranzistora T 1 Sada je napon V CE1 odreden naponima direktno polarisanih spojeva tj. V CE1 = V BE1 V BC1, dok su vrednosti napona spojeva funkcije struja spojeva tj, V BE1 = V BE1 (I BE1 ), tj. V BC1 = V BC1 (I BC1 ), pri čemu važi da je I B1 = I BC1 +I BE1. Nakon što je proveo tranzistor T 2, izlazni napon V Y kreće da pada, uporedo sa daljim porastom napona na ulazu (V A ). Obzirom da raste strujai C2, pad napona na otporniku direktno obara napon na izlazu preko spoja BE tranzistora T 4 i diode D 1 koji rade na granici provodenja. Dakle, prva prelomna tačka u prenosnoj karakteristici odredena je početkom provodenja tranzistora T 2 Za napon V Y u tom trenutku dobijamo: = V BE2 V CE1 = V γ V CES = 0.4V ili Y = V BE2 +V BC1 V BE1 = V γ +V γ V BES = 0.4V V (1) V (1) Y Daljim povećavanjem napona na ulazu, V A, povećava se struja tranzistora T 2 i raste napon V B3 koji u jednom trenutku dostiže napon V γ kada se uključuje i tranzistor T 3. U trenutku uključenja tranzistora T 3 struja emitera tranzistora T 2 iznosi: I E2 = Vγ R 2 = 0.6mA, dok je struja I B2 = 12µA. Kako je struja I B1 = V CC V BE3 V BE2 V BC1 = V CC V γ V BE V γ = 0.77mA, zaključujemo da veći deo struje baze tranzistorat 1 (skoro sva strujai B1 ) ide kroz spoj BE tranzistora T 1. Napon na izlazu kola u trenutku uključenja tranzistora T 3 iznosiće: V Y = V CC I C2 V BE4 V D1 = V CC I C2 V γ V γd 2.8V = V (2) Y
, obzirom da je I C2 I E2. Daljim povećanjem napona na ulazu kola, vrednost izlaznog napona brže pada (mala promena napona V A dovodi do velike promene napona V Y ), obzirom da svi tranzistori u izlaznom stepenu rade u DAR-u. Pad napona na otporniku će se brže povećavati. Na karakteristici prenosa imamo i drugu prelomnu tačku koja je odredena naponom na ulazu: V (2) A = V BE3 +V BE2 +V BC1 V BE1 V γ +V BE +V γ V BES = 1.1V Posmatranjem koeficijenta pravca prave odredene prelomnim tačkama (V (1) A,V (1) Y ) i (V (2) A,V (2) Y ), vidi se da je vrednost koeficijenta 1.14, tj. dovoljno bliska vrednosti 1. Odatle sledi da za karakterističnu tačku V IL možemo uzeti tačku (V (2) A,V (2) Y ), tj. V IL = 1.1V. Povećanje ulaznog napona iznad vrednosti V IL dovodi tranzistor T 3 u režim zasićenja, dok se vrednost napona na izlazu postavlja na V OL. Dalje povećanje ulaznog napona ne dovodi do premene izlaznog napona. Vrednost napona V IH, ako posmatramo trenutak prelaska tranzistora T 3 iz DAR-a u zasićenje (prilikom povećanja ulaznog napona), je komplikovano tačno odrediti, obzirom da su uključeni i tranzistor T 4 i dioda D 1. Medutim, vrednost napona se može približno odrediti kao trenutak kada se tranzistor T 4 i dioda D 1 uključuju, prilikom smanjivanja ulaznog napona od vrednosti V CC ka 0V, obzirom da tranzistor T 3 može izaći iz zasićenja samo pod uslovom da tranzistori T 4 i dioda D 1 počnu da vode. Da bi se uključio tranzistor T 4 neophodno je, da prethodno tranzistor T 2 izade iz zasićenja. Dakle, u trenutku uključenja tranzistora T 4 važiće: I C2 = V CC V CE3 V D1 V BE4 Kako je T 2 u DAR-u, važiće: = V CC V CES V γd V γ I B2 = I C2 β F = 45µA Dakle, zaključujemo da veći deo struje I B1 teče kroz spoj BE. Vrednost ulaznog napona V IH odredena sa: = 2.25mA V IH = V BE3 +V BE2 +V BC1 V BE1 V BES +V BE +V γ V BES = 1.3V Napomena: Problem oko odredivanja vrednosti napona PN spoja je posledica diskretnih vrednosti napona direktno polarisanih spojeva (V γ, V BE, V BES ), dok se struja spoja kontinualno menja, tj. može imati proizvoljnu vrednost. Dakle, modeli tranzistora za različite režime rada DAR, ZAS (zasićenje), IAR, IZAS (inverzno zasićenje), ZAK (zakočenje) su dati sa konstantnim parametrima, pa se pri prelazu iz jednog u drugi režim rada tranzistora, prema datim modelima, vrednost napona PN spoja skokovito menja. Vrednost napona V IH se može grubo odrediti i kao trenutak kada tranzistor T 1 prelazi iz inverznog zasićenja u IAR. Tako odredena vrednost napona V IH imala bi vrednost: V IH = V BE3 +V BE2 +V BC1 V BE1 = 3V BES V γ = 1.8V Vidi se da je greška odredivanja vrednosti napona V IH u ovom slučaju veoma velika, tj. 0.4V. Karakteristika prenosa logičkog kola sa slike 2.1 data je na slici 2.4.
v Y [V] V OH V Y (V IL ) V OL V IL V IH v A [V] Slika 2.4: Karakteristika prenosa logičkog kola sa slike 2.1 Vrednosti margina šuma, u slučaju višestrukog izvora šuma, odredujemo prema jednačinama: NM 0 = V IL V OL = 0.9V NM 1 = V OH V IH = 2.3V c) Strujni kapacitet kola za logičku jedinicu na izlazu odreden je sa: ( VCC V IH V D V BES I CAP1 = I E4 = I B4 +I C4 = + V ) CC V IH V D V CES = 21mA R 4 Izračunavanjem članova u predhodnom izrazu, je ujedno proverena predpostavka da tranzistor T 4 radi u zasićenju, obzirom da važi β F I B4 > I C4. Strujni kapacitet kola za logičku nulu dat je izrazom: I CAP0 = β F I B3 = β F (I B2 +I C2 I R2 ) tj. I CAP0 = β F ( (1+β R ) V CC V BE V BES V BE + V CC V BE V CES V ) BE = 131mA R 2 Napomena: Prema tekstu zadatka, kada računamo I CAP0, napon na izlazu kola ima vrednost V IL, što znači da tranzistor T 3 radi u DAR-u. Iako je strujni kapacitet I CAP0 I CAP1 faktor grananja na izlazu kola je odreden sa vrednostii CAP0 obzirom da, ulazna struja u logičko kolo istog tipa koje opterećuje izlaz posmatranog kola, za slučaj logičke jedinice na ulazu kola, malo utiče na opterećenje izlaznog stepena posmatranog kola, tj.: I UL1 = β RI B1 2 = β R V CC 2V BES V BE 2 = 33µA (2.1) Prema izrazu 2.1, tranzistor T 1, radi u IAR-u, tako da ulazna struja I UL1, predstavlja struju kolektora tranzistora T 1 i zavisi od broja emitera multiemiterskog tranzistora, obzirom da je drugi ulaz multiemitorskog tranzistora takode na visokom logičkom nivou. U protivnom bi tranzistor T 1 radio u zasićenju. Faktor grananja na izlazu kola odredujemo kao: ] N = [min(n 1,N 0 )] = [ ICAP0 I UL0 = I CAP0 V CC V OL V BES = 131
d) Kašnjenje rastuće i opadajuće ivice se definiše kao vreme koje protekne od trenutka početka promene signala do trenutka 50% promene vrednosti signala. Dakle, u slučaju silazne ivice to je vreme za koje se napon na izlazu promeni od V OH do V OH+V OL, a 2 u slučaju uzlazne ivice to je vreme za koje se napon na izlazu promeni od V OL do V OH +V OL. 2 Da bismo odredili t phl, posmatrajmo situaciju kada je napon na kondenzatoru C p na nivou logičke jedinice (V OH ) i trenutak postavljanja logičke nule na izlaz kola. U tom slučaju tranzistor Q 3 vodi u direktnom aktivnom režimu struju I C3 = β F I B3 koja prazni kapacitivnost C p, a Q 4 i D 1 su zakočeni. Ekvivalentna šema prikazana je na slici 2.5. v Y I C3 C p Slika 2.5: Ekvivalentna šema prilikom odredivanja t phl U početnom trenutku je v Y (0) = V OH, pa je v Y (t) = V OH I C3 C p t. Kašnjenje opadajuće ivice zadovoljava v Y (t phl ) = V OH+V OL, pa je V 2 OH I C3 C p t phl = V OH+V OL, odakle je 2 t phl = Cp V OH V OL I C3. Zamenom brojnih vrednosti, dobija se t 2 phl = 0.13ns. Da bismo odredili t plh, posmatrajmo situaciju kada je napon na kondenzatoru C p na nivou logičke nule (V OL ) i trenutak postavljanja logičke jedinice na izlaz kola. Tada je tranzistor Q 3 zakočen, a tranzistor Q 4 vodi u zasićenju struju punjenja kapacitivnosti C p. Ekvivalentna šema je data na slici 2.6. V CC R 4 1k6 130 V BES + + V CES + V D Y C p 10pF Slika 2.6: Ekvivalentna šema prilikom odredivanja t plh
U početnom trenutku je v Y (0) = V OL. Vremenski oblik napona za kolo na slici 2.6 možemo odrediti korišćenjem asimptotske formule v Y (t) = v Y ( ) + (v Y (0 + ) v Y ( ))e t τ, gde jeτ vremenska konstanta koju vidic p, av Y ( ) napon u stacionarnom stanju. Vremenska konstanta je τ = C p R p = 1.2ns, gde je R p = R 4 ekvivalentna otpornost koju vidi C p. Napon u stacionarnom stanju se odreduje rešavajući kolo u kome je C p otvorena veza. Rešavanjem kola se dobija Sada je pa je odakle je v Y ( ) = V CC V BES V CES +R 4 V BES V D = 2.95V v Y (t plh ) = v Y ( )+(v Y (0 + ) v Y ( ))e t plh τ e t plh τ = v Y( ) V OH+V OL 2 v Y ( ) v Y (0) = V OH +V OL 2 t plh = τln v Y( ) v Y (0) v Y ( ) V OH+V OL = 1.15ns 2 e) Posmatrajući šemu datu na slici 2.2 može se primetiti da u zavisnosti od vrednosti otpornosti R može doći do toga da izračunati uslovi za strujne kapacitete ne budu zadovoljeni. Ukoliko se posmatra trenutak kada je na izlazu prvog kola napon na graničnom niskom nivou (V IL ), imamo da je struja koja ulazi u to kolo I 1 = I R1 I R +3I U0 = V CC V IL V IL R +3I U0 < I CAP0 Rešavanjem date nejednakosti dobija se I CAP0 = 131mA > 3.98mA 1.1V R što je zadovoljeno za bilo koje R. Ako posmatramo trenutak kada je na izlazu prvog kola napon na visokom nivou (V OH ), imamo da je struja koja izlazi iz tog kola I 1 = I R I R1 +3I U1 = V CC R V CC V OH Rešavanjem date nejednakosti dobija se +3I U1 < I CAP1 odnosno Odavde se dobija I CAP1 = 22.92mA > 3.8V R 1.2mA+0.1mA 3.8V R < 24mA R > 158mA
Zadatak 3 a) Za dvoulazno TTL logičko kolo sa slike 3.1 nacrtati karakteristiku prenosa i odrediti režime rada svih elemenata u kolu za sve segmente na prenosnoj karakteristici. Šta se dešava sa statičkim, a šta sa dinamičkim karakteristikama kola ako je V D1 = 0.55V? b) Naći strujne kapacitete kola (I CAP0 i I CAP1 ) pri naponima V IH i V IL na izlazu kola. Koliki se maksimalan stujni kapacitet može postići promenom otpornosti R 5. Kolike su tada vrednosti za R 5, I CAP0 i I CAP1? c) Koliko su vrednosti vremena kašnjenja opadajuće i rastuće ivice signala na izlazu kola, t phl i t plh, ako je ekvivalentna parazitna kapacitivnost na izlazu kola C p = 10pF? d) Ukoliko se izmedu tačaka Y i V CC veže otpornik R = 33Ω, odrediti vrednosti napona V Y za sve kombinacije logičkih nivoa ulaznih priključaka A i B. Poznato je: V BE = 0.65V, V BES = 0.7V, V CES = 0.2V, V D = 0.75V, V γ = 0.6V, 20 β F 40, 0.1 β R 0.4. V CC = 5V R 2 R 5 R 7 4k 4k 2k5 1k6 130 D 1 Q 5 A B Q 1 Q 2 Q 3 Q 4 Q 8 D 2 Y Q 7 Q 6 R 4 1k R 6 1k Slika 3.1: Dvoulazno TTL logičko kolo REŠENJE: a) Za A = 0 i B = 0, tranzistori T 1 i T 2 rade u zasićenju, tranzistori T 3, T 4, T 5 i T 7 su zakočeni, D 1 vodi, dok tranzistori T 8 i T 6 rade u zasićenju, tako da je na izlazu kola nizak logički nivo. Izlazni napon odreden je sa: V Y = V OL = V CES = 0.2V
Za A = 0 i B = 1, tranzistor T 1 radi u zasićenju, tranzistor T 3 je zakočen, dok T 2 vodi u inverznom aktivnom režimu (IAR-u), pa će tranzistori T 4 i T 7 biti zasićeni. Dioda D 1 je zakočena (V C4 = 0.9V, dok je V C7 = 0.2V). Tranzistori T 8 i T 6 biće zakočeni, dok tranzistor T 5 radi na granici provodenja u direktnom aktivnom režimu. Na izlazu kola je visok logički nivo, tj. V Y = V OH = V CC V D2 V γ5 = 3.65V Za A = 1 i B = 0, tranzistor T 1 radi u IAR-u, T 3 i T 2 u zasićenju, dok je tranzistor T 4 zakočen. Ostali tranzistori nalaze se u istim režimima rada kao u slučaju A = 0, B = 1. Za A = 1 i B = 1, tranzistor T 1 i T 2 rade u IAR-u, T 3 i T 4 u zasićenju. Ostali tranzistori nalaze se u istim režimima rada kao u slučaju A = 0, B = 1. Logička funkcija izlaza Y kola sa slike 3.1 data je izrazom: Y = A+B Dakle, kolo sa slike 3.1, predstavlja dvoulazno I logičko kolo. NaponV IL možemo grubo odrediti na više načina. Na primer, posmatraćemo trenutak kada se (prilikom rasta ulaznog napona) uključuje tranzistor T 7 obzirom da trenutak uključenja tranzistora T 3 ili T 4 sigurno ne odreduje vrednost napona V IL, obzirom da se tranzistor T 8 i dalje nalazi u zasićenju. Dakle u trenutku provodenja tranzistora T 7 imamo da je njegova struja data izrazom: I E3 = V γ7 R 4 = 0.6mA Kako tranzistori T 8 i T 6 vode u DAR-u i dioda D 1 je provodna, struja kroz otpornik biće jednaka: I = V CC (V BE6 +V BE8 +V D1 ) = V CC 2V BES V D1 = 1.14mA (3.1) Kako tranzistor T 3, u trenutku uključenja tranzistora T 7 radi u DAR-u, struja baze tranzistora T 3 će imati vrednost: I B3 < I E3 1+β F min = 28µA Ukoliko bi napisali izraz za napon V IL, dobili bi izraz: V IL = V BE7 +V BE3 +V BC1 V BE1 = 2V γ +V BE V BES = 1.15V (3.2) U izrazu 3.2, uzeto je da je napon V BC1 V γ, dok je napon V BE1 V BES ili V BE, obzirom da skoro sva struja koja teče kroz otpornik, teče kroz spoj BE tranzistora T 1 (struja I B3 < 28µA). Takode uzeto je da je tranzistor T 7 na granici provodenja (V BE7 = V γ ), dok tranzistor T 3 vodi u DAR-u. Medutim, ukoliko želimo da preciznije odredimo trenutak kada će izlazni napon početi da raste, uporedo sa povećavanjem ulaznog napona, potrebno je da zaključimo kada uopšte napon na izlazu kola, može da raste. Da bi izlazni napon, pri promeni (povećanju) ulaznog napona, počeo da raste, neophodno je da tranzistor T 6 izade iz zasićenja, tj. neophodno je da tranzistor T 5 provede, kako bi kolektorska struja tranzistora T 6 porasla na vrednost I C6 = β F I B6. Da bi došlo do uključenja tranzistora T 5, neophodno
je da napon u kolektoru tranzistora T 8 dovoljno poraste (kako bi se uključili tranzistor T 5 i dioda D 2 ), odnosno da on izade iz zasićenja. Sa druge strane, da bi tranzistor T 5 izašao iz zasićenja, neophodno je da njegova bazna struja padne ispod vrednosti date izrazom: I B8 T8 :ZAS DAR V BES6 (1+β F max )R 6 = 17µA Praktično, tranzistori T 3, T 4 i T 7 treba da preuzmu praktično svu struju datu izrazom 3.1. Dakle i tranzistor T 7 i tranzistor T 3 treba da rade u DAR-u (trazistor T 3 se ne nalazi u zasićenju, obzirom da dioda D 1 još uvek vodi). Dakle precizniji izraz za napon V IL imaće oblik: V IL = V BE7 +V BE3 +V BC1 V BE1 = 2V BE +V γ V BES = 1.2V (3.3) U izrazu 3.3, uzeto je da je napon V BC1 V γ, dok je napon V BE1 V BES ili V BE, obzirom da skoro sva struja koja teče kroz otpornik, teče kroz spoj BE tranzistora T 1 (struja I B3, u najboljem slučaju kada posmatramo maksimalnu vrednost, u situaciji i da sva struja I R3 ide kroz kolektor tranzistora T 3, je manja od 50µA). Poredenjem izraza 3.2 i 3.3, zaključujemo da se grubom aproksimacijom, u ovom slučaju ne pravi veća greška pri izračunavanju vrednosti napona V IL. Prilikom odredivanja vrednosti V IH, uzećemo grubu aproksimaciju da je V IH odreden prelaskom tranzistora T 1 iz inverznog aktivnog režima u inverzno zasićenje. Za vrednost V IH dobijamo: V IH = V BE7 +V BE3 +V BC1 V BE1 = 3V BES V γ = 1.5V Naravno da je ovo veoma gruba aproksimacija obzirom da je V IH odreden uključenjem tranzistora T 8. Obzirom na otpornik R 6 i R 5, na prenosnoj karakteristici ćemo imati prelomnu tačku, odredenu trenutkom uključenja (ili isključenja) tranzistora T 6 pri smanjivanju ulaznog napona. Kao što smo predhodno videli, u trenutku uključenja tranzistora T 6, bazna struja tranzistora T 8 je približno jednaka nuli, tj.: I B8 T6 :ZAK DAR V γ β F R 6 Sa druge strane, D 1 je uključena pa tranzistori T 3 (i/ili T 4 ) i T 7 rade u DAR-u, pa je vrednost napona V APT odredena izrazom: V APT V BE7 +V BE4 +V BC1 V BE1 = 1.3V (3.4) U izrazu 3.4, uzeli smo da su struje spojeva BE i BC, tranzistora T 1, približno jednake. V YPT = V CC V BE6 R 5 R 6 V BE5 V D2 = V CC V BE6 R 5 R 6 V γ V D2 = 2.69V Karakteristika prenosa logičkog kola iz postavke zadatka data je na slici 3.2.
v Y [V] V OH PT(V APT,V Y PT ) V OL V IL V IH v A [V] Slika 3.2: Karakteristika prenosa logičkog kola sa slike 3.1 Ukoliko se dioda D 1 zameni sa diodom kod koje je V D1 = 0.55V, imaćemo situaciju da dioda D 1 bez obzira na kombinaciju ulaznih logičkih nivoa uvek vodi. Tranzistor T 7, će sada, kada vodi, raditi u DAR-u i neće ići u zasićenje, čime će se ubrzati njegovo kočenje. Dakle, kako će se skratiti vreme koćenja tranzistora T 7, odnosno, smanjiti vreme eliminacije viška manjinskih nosilaca iz područja baze tranzistora T 7, skratiće se i vreme t phl. Kako je sada pad napona na diodi D 1 manji, veće su struje tranzistora T 8, čime se povećava strujni kapacitet izlaza kola (u slučaj kada je izlaz na niskom logičkom nivou). Margine šuma kola, u slučaju višestrukog izvora šuma, zadržaće približno istu vrednost. b) Strujni kapacitet izlaza kola, pri naponu V IH, na izlazu logičkog kola, dat je izrazom: I CAP1 = V CC V IH V D2 V BE5 R 5 + V CC V IH V CE5 R 7 (3.5) Prvi, odnosno drugi član u izrazu 3.5,predstavljaju struju baze, odnosno kolektora tranzistora T 5, respektivno. Izraz je posledica pretpostavke da tranzistor T 5 radi u zasićenju pri naponu V IH na izlazu kola. Izračunavanjem izraza 3.5, dobija se da je: I B5 1.3mA I C5 16mA < β F min I B5 Dakle, potvrdena je predpostavka da je tranzistor T 5 u zasićenju, pa se za vrednost strujnog kapaciteta dobija: I CAP1 = 17.3mA Vrednost strujnog kapaciteta, kada je na izlazu kola logička nula dat je izrazom: tj. I CAP0 = β F min [ VCC V BE6 V BE8 V D1 I CAP0 = β F min [ VCC V BE V BES V D + V CC V BE6 V CE8 R 5 + V CC V BE V CES R 5 V ] BE6 R 6 V ] BE R 6 Minimalnu vrednost otpornostir 5 možemo grubo odrediti kao vrednost kada tranzistor T 8 izlazi iz zasićenja. Za vrednost otpornosti R 5min imaćemo: I C8 = V CC V BE6 V CE8 R 5min = V CC V BES V CES R 5min = β F min I B8 =
Dakle, dobijamo da je: R 5min = = β F min V CC V BE6 V BE8 V D1 (V CC V BES V CES ) β F min (V CC V BE6 V BE8 V D1 ) = V CC V BES V CES V CC V BES V BES V D1 β F min Sa druge strane, minimalna vrednost otpornosti R 5 može se odrediti kao vrednost za koju će provesti tranzistor T 5 i dioda D 2, u situaciji kada je na izlazu kola logička nula (tranzistor T 6 je uključen). Sada je R 5min dato izrazom: V CC R 5min β F min I B8 = V OL +V D2 +V BE5 = V OL +V D2 +V γ c) Obzirom na konfiguraciju izlaznog stepena logičkog kola sa slike 3.1, vreme kašnjenja opadajuće ivice odredujemo jednostavno, obzirom na konstantnu izlaznu struju kojom se prazni ekvivalentna parazitna kapacitivnost na izlazu kola. Izraz iz koga odredujemo vreme t phl dat je jednačinom: V Y (t phl ) = V Y (0 + ) β FI B6 C p t phl (3.6) Kako je prema definiciji vremena kašnjenja silazne ivice, napon na izlazu u trenutku t phl (ista je vrednost izlaznog napona u trenutku t plh ), nakon promene signala na ulazu (smatramo da je pobudni impuls na ulazu kola idealan) jednak polovini logičke amplitude, tj.: VOH V Y (t phl ) = V Y (t plh ) = V OH V OH V OL 2 Zamenom izraza 3.7 u izraz 3.6, dobijamo: = V OH +V OL 2 (3.7) V OH +V OL 2 = V OH β F I B6 C p t phl Odredivanje izraza za vrednost vremena kašnjenja uzlazne ivice, zasniva se na analizi ekvivalentnog električnog kolo datog na slici 3.3. V CC R 5 I R 7 V BES + + V CES + V D Y C p
Slika 3.3: Ekvivalentno kolo za odredivanje vremena t plh Na osnovu kola sa slike 3.3, imamo da je vrednost napona na izlazu kola u beskonačnosti (kada su završeni svi prelazni procesi, odnosno struja kondenzatora jednaka nuli) odredena izrazom: V Y ( ) = V CC +R 5 I V BES V D Vrednost struje I, sa slike 3.3, je odredena izrazom: I = V BES V CES R 5 +R 7 Sada za vreme kašnjenja silazne ivice signala na izlazu kola, dobijamo izraz: V Y ( ) V OL t plh = C p R 5 R7ln V Y ( ) V Y (t plh ) = C pr 5 R 7 ln V Y( ) V OL V Y ( ) V OH+V OL 2 Proverom je potvrdeno, da se tranzistor T 5, sve vreme trajanja procesa punjenja ekvivalentne parazitne kapacitivnosti na izlazu kola, do vrednosti napona na izlazu datog izrazom 3.7, nalazi u zasićenju, odnosno: β F min V CC V Y (t plh ) V D2 V BE5 R 5 > V CC V Y (t plh ) V D2 V CE5 R 7 (3.8) U izrazu 3.8, vrednosti napona V BE5 i V CE5 su V BES i V CES respektivno. d) U slučaju kada je na ulazu kola A = 0, B = 1, odnosno A = 1, B = 0, ili A = 1, B = 1, vrednost izlaznog napona biće V Y = V CC, odnosno izlazni tranzistor T 5 i dioda D 2 će biti zakočeni. U slučaju kada je na ulazu logičkog kola A = 0 i B = 0, izlazni tranzistor T 6 biće uključen. Da bi smo odredili vrednost izlaznog napona, potrebno je da odredimo režim rada ovog tranzistora. Pretpostavićemo da tranzistor T 6 radi u zasićenju, izlazni napon bi u tom slučaju bio V Y = V CES. Medutim, u tom slučaju bi izlazna struja (struja kolektora tranzistora T 6 ) imala vrednost: I C6 = V CC V CES = 150mA > β F max I B6 (3.9) R U izrazu 3.9, struja baze tranzistora T 6 ima vrednost I B6 = 3.2mA. Obzirom na nejednakost 3.9, zaključujemo da tranzistor T 5 vodi u DAR-u, pa je izlazni napon odreden izrazom: V Y = V CC β F I B6 R Zadatak 4 Za logičko kolo, sa šotki tranzistorima, iz 74AS familije, dato na slici 4.1 odrediti: a) Logičku funkciju kola i režime rada svih tranzistora za sve kombinacije logičkih nivoa na ulazu kola. b) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima na izlazu kola V IL i V IH.
c) Objasniti ulogu diode D 3 i tranzistora T 2. Za sve tranzistore osim za tranzistor T 2 važi: V BE = 0.7V, V γ = 0.6V, 30 β F 70. Za tranzistor T 2 važi: V BE = V BET2 = 0.6V, V γ = V γ2 = 0.5V. Poznato je: V D Š = 0.3V i V CC = 5V. V CC 2k7 R 2 900 R 6 50 Q 4 Q 5 R 5 3k5 A D 1 D 3 Y B D 2 Q 1 500 R 4 300 Q 3 Q 2 Slika 4.1: Dvoulazno kolo iz 74AS familije REŠENJE: a) Za A = 0, B = 0, šotki diode D 1 i D 2 vode, pa je napon V B1 = V D Š, tj. nedovoljan da provedu tranzistori T 1, T 2 i T 3 (T 1, T 2 i T 3 tranzistori provode istovremeno ako V γ tranzistorat 3 it 2 ima istu vrednost). TranzistorT 4 vodi u DAR-u struju otpornikar 5, dok tranzistor T 5 radi na granici provodenja u DAR-u (vodi struju curenja tranzistora T 3 ). Izlaz je na visokom logičkom nivou, tj. V γ = V CC V BE5 V BE4 R 2 I B4 = V CC V γ V BE R 2 I B4 = V OH (4.1) Vrednost struje I B4 odredujemo na osnovu jednačine: V CC = R 5 (1+β F )I B4 +V BE4 +R 2 I B4
Kako je R 2 < R 5 i β F 1, zanemarujemo član R 2 I B4, pa se za struju baze tranzistora T 4 dobija: I B4 = V CC V BE (1+β F )R 5 = 24µA Za β F uzeta je srednja vrednost parametra, tj. vrednost 50. Pad napona na otporniku R 2 iznosi 21.6mV. Na osnovu jednačine 4.1 dobijamo da je V OH 3.7V. Za A = 0, B = 1 i A = 1, B = 0 situacija je ista kao i za slučaj A = 0, B = 0, osim što samo odgovarajuća dioda, D 1, odnosno dioda D 2, vodi. Za A = 1, B = 1, diode D 1 i D 2 su zakočene, tranzistori T 1, T 3 vode u šotki zasićenju. Kako je dato da tranzistori T 3 i T 2 imaju različite vrednosti napona V γ i V BE, bazna i kolektorska struja tranzistora T 2 se ne mogu zanemariti. Tranzistor T 2 vodi u šotki zasićenju, dok su vrednosti struja I B2 i I C2 date izrazima: I B2 = V BE3 V BE2 = V BE V BET2 = 200µA I C2 = V BE3 V BE2 V BC2 R 4 = V BE V BET2 V D Š R 4 = 1mA Vrednost napona na izlazu kola je V γ = V OL = V BE V D Š = 0.4V, tj. izlaz je na niskom logičkom nivou. Dakle reč je dvoulaznom NI kolu. Logička funkcija izlaza je Y = AB. b) Vrednost naponav IH odredujemo, približno (pogledati zadatak 2), kao vrednost ulaznog napona pri kojem tranzistor T 3 prelazi iz zasićenja u DAR. Da bi tranzistor T 3 prešao u DAR, potrebno je da tranzistort 5 provede strujuβ F I B3. Sa druge strane, tranzistort 5 može provesti, samo ako tranzistor T 1 predhodno prede iz zasićenja u DAR. Prelazak tranzistora T 1 iz zasićenja u DAR je uslovljen provodenjem ulazne šotki diode. Ova dioda mora da provodi struju čija je vrednost odredena izrazom: I D = V CC V BE3 V BE1 V CC V OL V BE5 V BE4 β F R 2 = (4.2) = V CC 2V BE V CC V OL V γ V BE β F R 2 Obzirom na date vrednosti napona direktno polarisanih PN spojeva šotki diode i tranzistora u različitim režimima rada, jednačina 4.2 nema uticaja na vrednost napona V IH. Za vrednost napona V IH dobijamo: V IH = V BE3 +V BE1 V D Š = 2V BE V D Š = 1.1V Vrednost napona V IL odredujemo kao trenutak kada provede tranzistor T 2 (prema postavci zadatka dato je V BET2 < V BET3 ), pa će tranzistor T 2 provesti pre tranzistora T 3. Sa povećanjem struje tranzistora T 1 i T 2 povećavaće se pad napona na otporniku R 2, odnosno doći će do pada izlaznog napona. Dakle, naponv IL odredujemo na osnovu izraza: V IL = V BE2 +V BE1 V D Š = V γ2 +V γ V D Š = 0.8V Strujni kapacitet za logičku jedinicu odredujemo na osnovu jednačine: I CAP1 = I R2 +I R6 I R5
Vrednosti struja I R2, I R6 i I R5 date su izrazima: I R2 = V CC V IH V BE5 V BE4 R 2 = V CC V IH 2V BE R 2 = 2.78mA I R6 = V CC V IH V BE5 V BE4 +V BC4 R 6 = V CC V IH 2V BE +V D Š R 6 = 56mA I R5 = V IH +V BE5 R 5 = V IH +V BE R 5 = 0.51mA Dakle, dobijamo da je strujni kapacitet za logičku jedinicu na izlazu kola, pri naponu V Y = V IH jednak: I CAP1 = 58.26mA Pretpostavljeno je da se tranzistor T 4 nalazi u šotki zasićenju. Obzirom da je struja I R6 data izrazom: I R6 = I C4 +I C5 Kako važi da je: I R2 = I B4 ispunjena je nejednakost β F I B4 > I R6, tako da će sigurno važiti β F I B4 > I C4, odnosno, potvrdena je pretpostavka da tranzistor T 4 radi u šotki zasićenju. Tranzistor T 5 nije šotki tranzistor, obzirom da ne može raditi u zasićenju, obzirom da bi tada tranzistor T 4 bio zakočen. Vrednost napona na izlazu logičkog kola, kada računamo strujni kapacitet za logičku jedinicu iznosi V IH, prema postavci zadatka. Strujni kapacitet I CAP0 odredujemo prema jednačini: I CAP0 = β F min (I R1 +I R2 I B4 I R3 I R4 ) gde su vrednosti struja odredene izrazima: I R1 = V CC V BE3 V BE1 I R2 = V CC V BE3 V BE1 +V BC1 R 2 Struje I R3, I R4 i I B4 su ranije odredene. Vrednosti ulaznih struja date su jednačinama: = V CC 2V BE = V CC 2V BE +V D Š R 2 I UL1 = 0 I UL0 = V CC V IL V D Š Faktor grananja na izlazu kola odredujemo kao: N = [min(n 1,N 0 )] = [ ] ICAP0 c) Dioda D 3 služi za poboljšanje dinamičkih karakteristika, tj. uključuje se pri prelazu izlaza sa nivoa logičke jedinice na nivo logičke nule. Uloga diode D 3, ogleda se u činjenici da dioda ubrzava pražnjenje parazitnih kapacitivnosti na izlazu kola, preko tranzistora T 1, čime skraćuje vremena t phl i t f. I UL0
Uloga tranzistora T 2, koji za razliku od osnovne konfiguracije TTL kola, predstavlja zamenu za otpornik vezan izmedu baze i emitera izlaznog tranzistora, jeste da poboljša i statičke i dinamičke karakteristike kola. Ubacivanjem tranzistora T 2 povećana je vrednost napona V IL čime je povećana margina šuma za logičku nulu. Sa druge strane, ubrzava se proces kočenja tranzistora T 3, prilikom prelaska izlaza sa logičke nule na jedinicu, tako što se višak nosilaca iz baze tranzistorat 3 prazni preko struje tranzistora T 2, čime se skraćuju vremena t plh i t r. Zadatak 5 Za dvoulazno logičko kolo iz ECL 10K familije, dato na slici 5.1 odrediti: a) Logičku funkciju kola i režime rada svih tranzistora za sve kombinacije logičkih nivoa na ulazu kola. b) Nacrtati karakteristike prenosa logičkog kola (V Y1 (V U ) i V Y2 (V U )) i odrediti margine šuma kola u slučaju višestrukog izvora šuma. Poznato je: V BE = V D = 0.75V, V γ = V γd = 0.7V, V CES = 0.2V, V BES = 0.8V, β F = 100. V CC2 = GND 2 V CC1 = GND 1 220 R 2 245 R 7 907 Q 5 Q 6 Y 1 Y 2 Q 4 B A Q 3 Q 1 Q 2 V R D 1 D 2 R 5 50k R 4 50k 779 R 6 6k1 R 8 4k98 V EE = 5.2V Slika 5.1: Dvoulazno logičko kolo iz ECL 10K familije REŠENJE:
a) Za A = 0, B = 0, tranzistori T 1 i T 3 su zakočeni, tranzistor T 2, koji radi u DAR-u, vodi svu struju otpornika. Napon na izlazu Y 1 dat je izrazom 5.1, obzirom da izlaz Y 1 nije opterećen. V Y1 = V CC1 V BE5 = V CC1 V γ = V OH1 (5.1) Dakle, izlaz Y 1 je na visokom logičkom nivou, tj. Y 1 = 1. Napon na izlazu Y 2 dat je izrazom 5.2, dok je struja I R2 odredena izrazom 5.3, obzirom da tranzistor T 2 radi u DAR-u. V Y2 = V CC1 R 2 I R2 V BE6 = V CC1 R 2 I R2 V γ = V OL2 (5.2) Referentni napon V R odredujemo na osnovu jednačine: I R2 I R3 = V R V BE2 V EE (5.3) V R = V EE +2V D + V CC1 V EE 2V D R 8 V BE R 8 +R 9 Dakle, izlaz Y 2 je na niskom logičkom nivou, tj. Y 2 = 0. Za A = 0, B = 1, tranzistori T 1 i T 2 su zakočeni, tranzistor T 3, koji radi u DAR-u ili zasićenju u zavisnosti od vrednosti ulaznog napona V B (pogledati rešenje iz tačke b), vodi svu struju otpornika. Napon na izlazu Y 1 biće: V Y1 = V CC1 I R1 V BE5 = V OL1 I R1 I R3 = V B V BE3 V EE (5.4) U izrazu 5.4, V B predstavlja vrednost napona na ulazu B logičkog kola sa slike. Dakle, dobijamo da izlaz Y 1 na niskom logičkom nivou, tj. Y 1 = 0. Kako je tranzistor T 2 zakočen, vrednost izlaznog napona V Y2 data je izrazom: V Y2 = V CC1 V BE6 = V CC1 V γ = V OH2 Dakle, izlaz Y 2 je na visokom logičkom nivou, tj. Y 2 = 1. Vrednosti napona V OH1 i V OH2 su iste, dok se vrednosti napona V OL1 i V OL2, izračunate na ovaj način razlikuju, obzirom da se otpornosti i R 2 razlikuju. Za A = 1, B = 0 i za A = 1, B = 1, situacija je ista kao i u slučaju A = 0, B = 1, osim što vodi tranzistor T 1, odnosno tranzistori T 1 i T 3. Izlaz Y 1 je na niskom logičkom nivou, a izlaz Y 2 je na visokom logičkom nivou. Logička funkcija izlaza Y 1 je NILI funkcija, tj. Y 1 = A+B. Logička funkcija izlaza Y 2 je ILI funkcija, tj. Y 2 = A+B. b) Za odredivanje karakteristike prenosa izlaza Y 1 i Y 2 menjaćemo napona na ulazu A u opsegu od napona V EE do napona V CC = V CC1 = V CC2. Ulaz B je na neaktivnom logičkom nivou, tj B = 0. Za vrednost ulaznog napona V A V EE izlaz Y 1 = 1, dok je Y 2 = 0. Pri naponu V A = V R V BE2 +V BE1 = V R V BE +V γ provešće tranzistor T 1. Sa daljim povećanjem napona na ulazu A, tranzistor T 1 će preuzimati sve veći deo struje koja teče kroz otpornik, odnosno, napon na izlazu Y 1 će padati, dok će napon na izlazu Y 2 rasti. Kada napon na ulazu dostigne vrednost V A = V R V BE2 + V BE1 = V R V γ + V BE, ulazni tranzistor T 1 će voditi svu struju koja teče kroz otpornik, dok će tranzistor T 2 biti zakočen. Izlaz Y 1 = 0, izlaz Y 2 = 1.
Daljim povećavanjem napona na ulazu A, opadaće napon na izlazu Y 1, obzirom da će se povećavati struja I R3, tj. I R1, odnosno pad napona na otporniku. Izlazni napon V Y1 biće, funkcija ulaznog napona V A, definisan izrazom: V Y1 = V CC1 V A V BE1 V EE V BE5 = V A V BE V EE V γ Daljim povećavanjem ulaznog napona napon V E1 će rasti, dok će napon V C1 padati, sve do granice DAR-zasićenje tranzistora T 1. Kada napon V A dostigne vrednost V A1 definisanu izrazom: V A1 = V CC1 + (V CC1 V CE1 V EE ) V CE1 +V BE1 = = + ( V CES V EE ) V CES +V BES tranzistor T 1 će raditi u zasićenju. Sa daljim povećavanjem ulaznog napona, naponski nivo na izlazu Y 1 će rasti, prema izrazu: V Y1 = V A V BES +V CES V γ Karakteristike prenosa logičkog kola sa slike 5.1 date su na slici 5.2. V OH V Y1 V OL V Y2 V IL V IH V A1 V A Slika 5.2: Karakteristika prenosa logičkog kola sa slike 5.1 Zadatak 6 a) Za dvoulazno ECL logičko kolo dato na slici 6.1, odrediti logičke funkcije izlaza Y 1 i Y 2 i režime rada svih tranzistora. b) Odrediti vrednosti otpornika R 9 i R 4 tako da margine šuma, u slučaju višestrukog izvora šuma, za logičku nulu i jedinicu, budu jednake, a logički nivoi na ulazu i izlazu kola kompatibilni. Poznato je: V BE = V D = 0.7V, V γ = V γd = 0.6V, V CES = 0.2V, V BES = 0.8V, β F = 50.
V CC = 0V 0 250 R 9 R 8 1k Q 8 Q 9 Q 11 Y 1 Y 2 B Q 2 Q 3 Q 4 Q 5 A Q 1 D 2 D 3 R 7 4k2 D 1 Q 6 Q 7 Q 12 D 4 Q 10 D 5 50k R 2 50k C p 1n 2k R 4 R 5 1k7 R 6 2k V EE = 5.2V Slika 6.1: Dvoulazno ECL logičko kolo REŠENJE: a) Za A = 0 i B = 0, tranzistori T 1, T 6, T 2 i T 4 biće zakočeni. Tranzistor T 7 vodi svu struju strujnog izvora, tj. tranzistora T 10. Tranzistori T 3 i T 5 su polarisani da vode, preko kola u bazi tranzistora T 5, pa će tranzistor T 3 voditi svu struju tranzistora T 7, odnosno tranzistora T 10. Naponski nivo na izlazu Y 1 odreden je izrazom: V Y1 = V CC 0 I C3 V BE8 (6.1) Obzirom na veliko strujno pojačanje i činjenicu da tranzistori T 3, T 7 i T 10 rade u DAR-u, struja I C3 imaće vrednost: I C3 I C7 I C10 I R4 Sa druge strane, struja strujnog izvora, tj. struja I R4 data je izrazom: I R4 = V B10 V EE V BE10 R 4 = V B10 V EE V BE R 4 (6.2) Vrednost napona V B10 odredujemo, sa zanemarivanjem baznih struja tranzistora T 12 i T 11, prema izrazu: V B10 = V EE +R 6 V CC V EE V D4 V D5 R 8 +R 7 +R 6 +V D4 +V D5 V BE12 =
V CC V EE 2V D = V EE +R 6 +V D R 8 +R 7 +R 6 Dakle, izlaz Y 1 će biti na niskom logičkom nivou. Vrednost napona na izlazu Y 1, prema izrazu 6.1, biće jednaka: V Y1 = V CC 0 I R4 V γ = V OL Napon V BE9 uzimamo da je kod neopterećenog logičkog ECL kola jednak V γ. Inače, prilikom odredivanja naponskih nivoa logičke jedinice i nule na izlazu ECL kola, uzima se da je kolo na izlazu opterećeno ulazom kola istog tipa. U našem slučaju posmatramo kao da je na izlazu kola vezan otpornik R = 50kΩ, što povlači da je struja izlaznog tranzistora koji radi u DAR-u mala, pa uzimamo da je vrednost napona izmedu baze i emitera izlaznog tranzistora bliska prekidnom naponu V γ (u literaturi se uzima i vrednost V BE ). Izlaz Y 2 je na visokom logičkom nivou, obzirom da su tranzistori T 4 i T 6 zakočeni, dok je struja tranzistora T 5 zanemarljiva, obzirom da je tranzistor T 6 zakočen. V Y2 = V CC V BE9 = V CC V γ = V OH Za A = 0 i B = 1, tranzistori T 1, T 6, T 3 i T 5 biće zakočeni. Tranzistor T 7 vodi svu struju strujnog izvora i preko tranzistora T 4 obara izlaz Y 2 na vrednost V OL. Sa druge strane, izlaz Y 1 biće na visokom logičkom nivou, obzirom da su zakočeni tranzistori T 6 i T 3. Dakle V Y1 = V OH. Za A = 1 i B = 0, tranzistori T 7, T 2 i T 4 biće zakočeni. Tranzistor T 6 vodi svu struju strujnog izvora i preko tranzistora T 5 obara izlaz Y 2 na vrednost V OL. Sa druge strane, izlaz Y 1 biće na visokom logičkom nivou. Za A = 1 i B = 1, tranzistori T 7, T 3 i T 8 biće zakočeni. Tranzistor T 6 vodi svu struju strujnog izvora i preko tranzistora T 2 obara izlaz Y 1 na vrednost V OL. Sa druge strane, izlaz Y 2 biće na visokom logičkom nivou jer su tranzistori T 7 i T 5 zakočeni. Logičke funkcije izlaza Y 1 i Y 2 biće date izrazima: Y 1 = A B Y 2 = A B Dakle, logičko kolo sa slike 6.1 predstavlja EXILI/EXNILI kolo u ECL tehnologiji. b) Da bi logički nivoi na oba izlaza bili isti, neophodno je odrediti karakteristične tačke na karakteristikama prenosa za oba izlaza u odnosu na oba ulaza. Kod posmatranog kola, ulazi A i B nisu isti sa stanovišta konfiguracije ulaznog kola, pa je potrebno odrediti vrednosti ulaznih napona V IL i V IH u odnosu na ulaz A i posebno u odnosu na ulaz B. Naponski nivoi na izlazu Y 1 kola dati su izrazima: V OL Y1 = V CC 0 I R4 V γ V OH Y1 = V CC V γ Slično, naponski nivoi na izlazu Y 2 kola dati su izrazima: V OL Y2 = V CC R 9 I R4 V γ V OH Y2 = V CC V γ
Dakle, naponski nivoi na oba izlaza biće isti u slučaju ako je vrednost otpornika 0 = R 9 = 250Ω. Sada posmatramo vrednost napona V IL računatu prema ulazu A ili B. U opštem slučaju, ukoliko se vrednostiv IL razlikuju u zavisnosti koji se ulazni priključak posmatra, za relevantnu vrednost uzima se najrestriktivniji slučaj, odnosno najmanja izračunata vrednost napona V IL, odnosno: V IL = min{v IL A,V IL B,...} Slično, ukoliko odredujemo relevantnu vrednost napona V IH, uzećemo, takode, najrestriktivniji slučaj, koji sada odgovara najvećoj vrednosti V IH za sve ulazne priključke logičkog kola. Dakle, biće: V IH = max{v IH A,V IH B,...} U slučaju kola sa slike 6.1, za vrednost napona V IL (odreden trenutkom uključivanja tranzistora T 6 ), računatu u odnosu na ulazni priključak A, imaćemo: V IL A = V B7 V BE7 +V BE6 +V D1 +V BE1 = V B7 V BE +V γ +V D +V BE (6.3) Za vrednost napona V BE1 uzeta je vrednost V BE obzirom da tranzistor T 1 počinje da vodi već pri naponu: V A T1:ZAK DAR = V EE +V D1 +V BE1 = V EE +V D1 +V γ Slično, napon V IL (odreden trenutkom uključivanja tranzsitora T 2 ), u odnosu na ulazni priključak B, imaće vrednost datu izrazom: V IL B = V B5 V BE5 +V BE2 = V B5 V BE +V γ (6.4) Sa druge strane za vrednosti referentnih napona V B7 i V B5 imamo da važi: V B5 = V B7 +2V D (6.5) Obzirom da je V BE = V D, zamenom izraza 6.5 u jednačinu 6.4, dobijamo da važi: V IL A = V IL B = V IL Na sličan način za vrednosti V IH dobijamo: V IH A = V B7 V BE7 +V BE6 +V D1 +V BE1 = V B7 V γ +V BE +V D +V BE Na osnovu izraza 6.5, zaključujemo: V IH B = V B5 V BE5 +V BE2 = V B5 V γ +V BE Uslov iz teksta zadatka, svodi se na izraz: Izraz 6.6, ekvivalentan je izrazu: V IH A = V IH B = V IH NM 1 = V OH V IH = NM 0 = V IL V OL (6.6) V OH +V OL = V IL +V IH
Odnosno: Napon V B5 odredujemo na osnovu izraza: 2V CC 0 I R4 2V γ = 2V B5 (6.7) V B5 = V CC R 8 V CC V EE V D4 V D5 R 8 +R 7 +R 6 +V BE11 = (6.8) V CC V EE 2V D V CC R 8 +V BE R 8 +R 7 +R 6 Na osnovu izraza 6.2, 6.7 i 6.8, odredujemo vrednost otpornosti R 4.